説明

Fターム[5F140BF27]の内容

絶縁ゲート型電界効果トランジスタ (137,078) | ゲート電極 (19,255) | 3層目より上層の材料 (915) | 金属 (751) | 高融点金属 (221)

Fターム[5F140BF27]に分類される特許

161 - 180 / 221


【課題】電極間の耐圧を向上できる半導体装置を提供する。
【解決手段】この半導体装置は、ショットキー電極であるゲート電極1はオーミック電極であるドレイン電極2側の第1の角3の内角θ1が90°を超えている。これにより、ゲート電極1とドレイン電極2との間の電界がゲート電極1の第1の角3に集中することを抑制できる。また、ゲート電極1の断面の多角形S1の第2の角5は内角θ2が鋭角であるが、内角θ2の2等分線の外向きの延長線L2がドレイン電極2および半導体層100と交差しないので、この第2の角5にはゲート電極1とドレイン電極2との間の電界が集中し難い。 (もっと読む)


【課題】 微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現すること。
【解決手段】 半導体基板1と、磁化方向が第1方向に固定された第1強磁性体電極3と、磁化方向が前記第1方向と実質的に同じ方向に固定された第2強磁性体電極4と、第1強磁性体電極3と第2強磁性体電極4との間のチャネル2と、チャネル2上にゲート絶縁層5を介して設けられ磁化方向が前記第1方向と実質的に反対の方向に固定された強磁性体層6を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。ゲート電極の強磁性体層6の磁化方向が、第1強磁性体電極3及び第2強磁性体電極4のそれぞれの磁化方向と実質的に反対の方向に固定されているので、トンネル磁気抵抗効果によりゲート・リーク電流を低減化することができる。 (もっと読む)


【課題】高性能化したトレンチゲート型トランジスタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板13に、STI領域によって囲まれた活性領域11と、活性領域11を横切るように一方向に形成されたゲートトレンチ12と、ゲートトレンチ12の側面12s上に形成されたゲート絶縁膜と、ゲートトレンチ12の底部に形成されたゲート絶縁膜12よりも厚い絶縁膜と、少なくとも一部がゲートトレンチ12内に形成されたゲート電極とを有し、活性領域11内に存在する半導体基板13のうち、ゲートトレンチ12の延在方向に対して両側に位置する部分がソース領域14及びドレイン領域15として機能し、活性領域11の側面11s(STI領域の側面)とゲートトレンチの側面12sとの間に位置する部分13cがチャネル領域として機能する。 (もっと読む)


【課題】高誘電率絶縁体からなる絶縁材料層上に形成した遷移金属元素を含む電極材料層に対し高選択比でエッチングを施すことのできるエッチング技術を提供する。
【解決手段】遷移金属元素を含む電極材料層107および高誘電率絶縁体108からなる絶縁材料層の積層体を備えた試料を真空処理容器内に設置した下部電極上に配置し、前記真空処理容器内に処理ガスを導入し、前記真空処理容器内に高周波電力を供給して前記導入した処理ガスをプラズマ化して前記試料表面にエッチング処理を施すプラズマエッチング処理方法において、前記電極材料層をエッチングするとき、処理ガスとしてHClガスを供給する。 (もっと読む)


【課題】シリコン系材料、例えばシリコン基板、多結晶シリコンパターン等をドライエッチングする際の前処理のエッチングに、フッ化水素とアンモニアとからなるエッチングガスを用いることで、自然酸化膜を選択的に除去することを可能とする。
【解決手段】酸化シリコン(素子分離領域12、サイドウォール18、19等)と表面に自然酸化膜21、22が形成されたシリコン系材料(シリコン基板11)とが露出された状態で自然酸化膜21、22を除去する工程と、自然酸化膜21、22が除去されたシリコン系材料(シリコン基板11)をエッチング加工する工程とを備えた半導体装置の製造方法であって、自然酸化膜21、22を除去する工程は、エッチングガスにフッ化水素とアンモニアとを用いたドライエッチングにより行うことを特徴とする。 (もっと読む)


【課題】高精度でメタルゲート電極の仕事関数を制御することができる、メタルゲート電極を用いたMOS型の半導体装置を提供すること。
【解決手段】半導体基板10と、半導体基板10の主面に絶縁膜16を介して形成されたメタルゲート電極25と、主面にメタルゲート電極を挟んでそれぞれ形成されたソース電極33およびドレイン電極34とを有するMOS型の半導体装置において、メタルゲート電極25は、金属窒化物膜17とその金属窒化物の金属と同じ金属からなる金属膜18との2層構造を形成した後に金属窒化物膜17の窒素を金属膜に固相拡散させることにより形成される。 (もっと読む)


【課題】FUSIゲート電極に達するコンタクト部と、ソース・ドレイン層に達するコンタクト部とで深さが異なることに起因する不具合を解消した半導体装置およびその製造方法を提供する。
【解決手段】層間絶縁膜4を厚さ方向に貫通して2つのソース・ドレイン層34上層部のシリサイド層35およびFUSIゲート電極32にそれぞれ達する2つのFUSIコンタクト部41が設けられている。FUSIコンタクト部41は、層間絶縁膜4を貫通するコンタクト開口部CH1内に、完全にシリサイド化されたFUSIコンタクト層411を充填して構成されており、FUSIゲート電極32と同じ高さを有している。 (もっと読む)


【課題】ポリメタル(高融点金属膜/バリア層/多結晶シリコン膜)を使用するゲート加工プロセスにおいて、ゲートパターニング後のライト酸化処理時に金属膜が酸化されるのを防止すると共に、ゲート側壁端部における酸化膜形成の再現性および酸化膜厚の均一性を制御可能とする。
【解決手段】ゲート酸化膜を形成した半導体ウエハ1A上にポリメタル構造のゲート電極を形成した後、水素と、触媒作用によって水素および酸素から生成した水蒸気とを含み、かつ実質的に水素ラジカルを含まず、水蒸気の分圧が水素の分圧よりも低いガス雰囲気中で多結晶シリコン膜を選択的に熱酸化する工程とを有し、上記熱酸化工程は、酸化炉100とこの酸化炉100に接続された触媒方式のガス生成装置140に酸素および水素を導入し、ガス生成装置140から酸化炉100に水素と水蒸気を導入して行い、ガス生成装置140への水素の導入を開始した後に酸素の導入を開始する。 (もっと読む)


【課題】 nMISおよびpMIS形成領域の高誘電率ゲート絶縁膜上に設けられたデュアルメタルゲート電極の仕事関数の変化を抑制して、信頼性の高い半導体装置を製造する方法を提供する。
【解決手段】 単結晶シリコン基板100のnMISおよびpMIS形成領域に高誘電率ゲート絶縁膜102を形成し、ゲート絶縁膜102上にシリコンおよびゲルマニウムを含まない第一の金属膜103を形成し、pMIS形成領域のゲート絶縁膜上に第一の金属膜103を残して、nMIS形成領域の第一の金属膜103を除去する。次に、nMIS形成領域のゲート絶縁膜102および第一の金属膜103上にシリコンまたはゲルマニウムを含む第二の金属膜104を形成し、第一および第二の金属膜103、104を加工してゲート電極Gn、Gpをそれぞれ形成する。また、第一の金属膜103と第二の金属膜104に含まれる主の金属元素は周期律表における同族金属元素とする。 (もっと読む)


【課題】 半導体装置の製造方法に関し、Mo、Al、Wなど柱状結晶のメタルをゲート電極とするMOSFETのソース領域及びドレイン領域をイオン注入で形成する際、極めて簡単な手段を採ることでイオンがチャネリングに依って深く打ち込まれることを防止できるようにする。
【解決手段】 柱状結晶構造をもつメタル膜からなるゲート電極3をマスクとしてソース領域及びドレイン領域形成の為のイオン注入を行う際、前記柱状結晶構造のグレイン境界3Aをイオンが横切るように斜め方向からイオン注入を行う工程が含まれてなることを特徴とする。 (もっと読む)


【課題】ゲート絶縁膜の材料としてHf酸化物系のHigh−k膜を用いるとともにゲート電極の材料として金属を用いた場合においても、High−k膜のエッチングの際のゲート電極の損傷を防ぐことが可能なエッチング液およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】TiN層31、Poly−Si層32、およびW層33からなるゲート電極30をドライエッチングで形成した後に、エッチング液を用いたウェットエッチングを行うことにより、SiO2層21およびHfSiO層22からなるゲート絶縁膜20を形成する。このエッチング液は、HF分子の解離を抑制する緩衝剤およびpH値を上げるpH調整剤を含有している。 (もっと読む)


【課題】ゲート金属層の側壁エッジ酸化を防止する半導体構造の形成方法を提供する。
【解決手段】ゲート電極は、ドープトシリコン層108と該ドープトシリコン層上の金属層112とからなり、側壁エッジに沿って第2シリコン層120を形成する過程であって、前記第2シリコン層120は、前記側壁エッジのドープトシリコン層領域108及び金属層領域112に沿っており且つ前記ドープトシリコン層より不純物が低濃度にドープされ、前記側壁エッジの金属層領域に沿ってシリサイドを形成するために、前記第2シリコン層のシリコンを前記金属層領域の金属と反応させる過程と、前記反応後、前記ドープトシリコン層のドープトシリコンに対して、前記第2シリコン層のシリコンを選択的に除去する過程と、前記第2のシリコン層のシリコンを選択的に除去した後、側壁エッジのドープトシリコン層領域を酸化する過程を具備することを特徴とする。 (もっと読む)


【課題】High-k絶縁膜をゲート絶縁膜として使用する電界効果トランジスタを含む半導体装置であって、メタルゲート電極化を行わずに、フェルミレベルピニングに起因するしきい値電圧固定を抑制可能な半導体装置を実現する。
【解決手段】Pチャネル型電界効果トランジスタ4において、High-k絶縁膜たる金属酸化物(好ましくは、ハフニウム酸化物(HfO2やHfSiON、HfSiO4など)またはジルコニウム酸化物(ZrO2やZrSiON、ZrSiO4など))を有するゲート絶縁膜6bと、ポリシリコンゲート電極7との間に窒化チタン(TiN)膜8を形成する。窒化チタン膜は、金属酸化物を有するゲート絶縁膜に接して形成されてもフェルミレベルピニングが起きない。また、ポリシリコンゲート電極の下部が窒化チタン膜との金属膜となっているので、ゲートの空乏化が抑止でき、電流駆動能力向上も図れる。 (もっと読む)


【課題】ゲート電極のアライメントずれを生ずることなくフォトレジスト残留の問題を解消し、ソース/ドレイン領域を形成すべき所定の領域に所望のプロファイルで高精度にイオン注入する。
【解決手段】 P型シリコン基板101にゲートトレンチ104を形成し、ゲートトレンチ104の内壁面にゲート酸化膜105を形成した後、ゲートトレンチ104の内部を含む基板の全面をポリシリコン膜106で埋める。その後、高濃度P型拡散層108をイオン注入により形成した後、高濃度P型拡散層108の上方に高濃度N型拡散層109をイオン注入により形成する。このように、ゲートトレンチ104の境界を利用して、高濃度P型拡散層108及び高濃度N型拡散層109で構成されたビット線側のソース/ドレイン領域をセルフアラインにより形成する。 (もっと読む)


【課題】高温で安定であり、抵抗等の特性が改善され、信頼性が高い多層ゲート電極及びこれを備える半導体素子、ならびに多層ゲート電極の製造方法及び半導体素子の製造方法を提供する。
【解決手段】多層ゲート電極は、ゲート絶縁膜上に形成され導電型不純物がドープされた多結晶半導体膜と、前記多結晶半導体膜上に形成されタングステン(W1−x)及び非タングステン金属(Mx、x=0.01〜0.55)を含むオーミックコンタクト膜と、前記オーミックコンタクト膜の上に形成された金属バリヤ膜と、前記金属バリヤ膜の上に形成された高融点金属膜と、を備える。 (もっと読む)


【課題】ゲートパターン間に埋め込まれる層間絶縁膜の埋め込み性及びランディングプラグ形成物質の埋め込み性を向上させることができる半導体素子のゲートパターン及びその形成方法を提供すること。
【解決手段】半導体素子のゲートパターンは、基板110に形成されたトレンチ112の内面及び基板110の表面に形成されたゲート絶縁膜114と、トレンチ112が形成されていない領域におけるゲート絶縁膜114の上面より突出しないように、トレンチ112に埋め込まれた第1ゲート電極層116Aと、一部分が第1ゲート電極層116Aと接触するように、第1ゲート電極層116A上に形成された第2ゲート電極層120Aとを備えている。 (もっと読む)


【課題】 ゲート電極間の短絡の防止、及びキャパシタ下部電極に起因する容量絶縁膜のリーク電流増大防止が可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板100上にアモルファスシリコン膜102を形成し、アモルファスシリコン膜102の表面に、アモルファスシリコン膜102の表面のマイグレーションを防止するストッパ膜10を形成し、その後、アモルファスシリコン膜102の表面からストッパ膜10を除去する。ストッパ膜10により、アモルファスシリコン膜120形成後に、低圧の反応室内で長時間保持されても、アモルファスシリコン膜の表面マイグレーションを防止し、表面上の微小なシリコン核が2次成長することを抑制する。 (もっと読む)


【課題】デュアルゲート構造及びその製造方法、デュアルゲート構造を備える半導体素子及びその製造方法を提供する。
【解決手段】半導体素子は、基板上に形成された少なくとも2つのスタックゲート構造を備える。2つのスタックゲート構造は、各々半導体層及び半導体層上に形成された金属層を備える。基板上に形成された2つのスタックゲート構造は、相異なる中間層、すなわち、2つのスタックゲートのうち1つは、オーミック層を備え、2つのスタックゲートのうち他の1つは、オーミック層を備えないことにその特徴がある。 (もっと読む)


【課題】MISFETの微細化を推進することのできる絶縁膜形成技術を提供する。
【解決手段】MISFET(Qs、Qn、Qp)のゲート電極9上に形成する平坦化絶縁膜として、HSQ−SOG膜を約800℃の高温で熱処理したSOG膜16を使用する。また、上層の配線(54、55、56、62、63)間の層間絶縁膜として、上記のような高温の熱処理を施さないHSQ−SOG膜57を使用する。 (もっと読む)


【課題】 ポリメタルゲート構造及びデュアルゲート構造のゲート電極を有する半導体装置において、ポリシリコン層中の不純物の相互拡散を防止すると共に、N型ポリメタルゲート電極とP型ポリメタルゲート電極の抵抗を共に低くすることが可能な半導体装置の製造方法を提供する。
【解決手段】 P型ポリメタルゲート電極10pが、P型ポリシリコン層104pと、P型ポリシリコン層104p上に不連続に配置された複数のタングステンシリサイド(WSi)粒子105gからなるWSi層105と、WSi層105の不連続部分に露出したP型シリコン層104p上及びWSi層105(WSi粒子105g)表面に連続的に形成されたシリコン膜106と、窒化タングステン(WN)層107と、タングステン(W)層108とを備えて構成される。 (もっと読む)


161 - 180 / 221