説明

Fターム[5F140CC14]の内容

絶縁ゲート型電界効果トランジスタ (137,078) | 層間膜、保護膜 (4,863) | 製法 (1,285) | CVD (1,073) | 反応ガス (159)

Fターム[5F140CC14]の下位に属するFターム

Fターム[5F140CC14]に分類される特許

1 - 20 / 20



【課題】電界効果トランジスタを有する半導体装置のトランジスタ性能を向上させることのできる技術を提供する。
【解決手段】ゲート絶縁膜5およびゲート電極6n,6pの側面にサイドウォール9を形成した後、サイドウォール9の両側の半導体基板1に不純物をイオン注入して不純物領域を形成する。続いて、半導体基板1の主面上に第1絶縁膜14、第2絶縁膜15、および第3絶縁膜16を順次形成した後、イオン注入された上記不純物を活性化する熱処理を行う。ここで、第1絶縁膜14は、第2絶縁膜15よりも被覆性のよい膜であり、かつ、第2絶縁膜15とエッチング選択比が異なる膜である。第2絶縁膜15は、第1絶縁膜14よりも水素の拡散を阻止する機能が高い膜である。第3絶縁膜16は、第1絶縁膜14および第2絶縁膜15よりも内部応力の変化が大きい膜である。 (もっと読む)


【課題】CMOS回路を構成するnチャネルMISFETとpチャネルMISFETの両者において、キャリア移動度を高めて高い性能を実現する半導体装置を提供する。
【解決手段】半導体基板の第1領域及び第2領域において第1ゲート絶縁膜及び第1ゲート電極(16,17)を形成し、第1ゲート電極の両側部における半導体基板中にソースドレイン領域を形成し、ソースドレイン領域の導電性不純物を活性化し、第1ゲート電極を被覆して全面に半導体基板に応力を印加するストレスライナー膜(27,28)を形成し、少なくとも第1領域に形成された部分のストレスライナー膜は残しながら第2領域における第1ゲート電極の上部部分のストレスライナー膜を除去し、第2領域における第1ゲート電極の上部を露出させて第1ゲート電極を全て除去して第2ゲート電極形成用溝Tを形成し、第2ゲート電極形成用溝内に第2ゲート電極(31,32)を形成する。 (もっと読む)


【課題】トランジスタのチャネルにおけるキャリアの移動度を向上させつつ、工程数の増加、品質の劣化およびチップサイズの増大を防ぐことができる半導体装置の製造方法を提供する。
【解決手段】Si基板1上に、PMOSトランジスタ2のチャネルに対し圧縮応力を導入する圧縮窒化膜13を形成する。次に、フッ素系ガスとOガスを混合した第1の混合ガスを用いて、NMOS領域5に形成された圧縮窒化膜13をエッチングする。次に、PMOS領域4では圧縮窒化膜13上に、NMOS領域5ではSi基板1上に、NMOSトランジスタ3のチャネルに対し引張り応力を導入する引張り窒化膜15を形成する。フッ素系ガスとOガスを混合した第2の混合ガスを用いて、PMOS領域4に形成された引張り窒化膜15を圧縮窒化膜13に対して選択的にエッチングする。この際に、第2の混合ガスのO分圧を第1のガスのO分圧よりも低くする。 (もっと読む)


【課題】酸化シリコン膜のエッチングに対するエッチング耐性を有する応力膜を形成することで、応力膜の上記エッチング時の膜減りを低減することを可能にする。
【解決手段】半導体基板11上にゲート電極形成溝23が形成されたサイドウォール絶縁膜21と、ゲート電極形成溝23内の半導体基板11上にゲート絶縁膜24を介して形成されたゲート電極25と、ゲート電極25の側壁にサイドウォール絶縁膜24を介して半導体基板11上に形成されていて応力を有する第1応力膜51と、第1応力膜51の外側の半導体基板11上に形成されていて第1応力膜51と同種の応力を有する第2応力膜52とを有し、第1応力膜51および第2応力膜52は酸化シリコン膜をエッチングするときのエッチング種に対するエッチング耐性を有し、第1応力膜51は第2応力膜52よりも前記エッチング種に対するエッチング耐性が強いことを特徴とする。 (もっと読む)


【課題】エッチングされた所望のアスペクト比の提供。
【解決手段】構造を形成するための方法が、基板の表面にわたって少なくとも1つの特徴部を形成するステップを含む。少なくとも1つの特徴部の上には窒素含有誘電体層を形成する。少なくとも1つの特徴部の少なくとも1つの側壁上の窒素含有層の第1の部分を、第1の速度で取り除き、少なくとも1つの特徴部の底部領域に隣接する基板の上の窒素含有層の第2の部分を、第2の速度で取り除く。第1の速度は第2の速度よりも大きい。窒素含有誘電体層の上に誘電体層を形成する。 (もっと読む)


【課題】NMOSトランジスタなどのnチャネル領域を有する電界効果トランジスタの電流駆動能力をより向上させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置のNMOSトランジスタ3は、nチャネル領域を有する半導体基板1と、n型ソース/ドレイン領域4と、ゲート絶縁膜7と、ゲート電極8とを含んでいる。n型ソース/ドレイン領域4は、半導体基板1上にnチャネル領域を挟むように形成されている。ゲート絶縁膜7はnチャネル領域上に形成されている。半導体装置の製造方法は、半導体基板1上にゲート絶縁膜7およびゲート電極8が形成される工程と、半導体基板1上にゲート電極8を覆うように窒化シリコンを含む薄膜20が形成される工程と、この薄膜20に紫外線が照射される工程とを有する。 (もっと読む)


歪みSiN膜及び該歪みSiN膜を含む半導体デバイスの作製方法。当該方法は、シリコン先駆体を含む気体に前記基板を曝露する工程、第1レベルのプラズマ出力のプラズマ源によって励起されて前記シリコン先駆体と第1反応特性で反応する窒素先駆体を含む気体に前記基板を曝露する工程、及び、前記第1レベルとは異なる第2レベルのプラズマ出力のプラズマ源によって励起されて前記シリコン先駆体と第2反応特性で反応する窒素先駆体を含む気体に前記基板を曝露することで、前記の基板上に作製されたシリコン窒化物膜の特性が前記歪みSiN膜を供するように変化する、工程を有する。
(もっと読む)


【課題】ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。
【解決手段】絶縁ゲート電界効果トランジスタの製造方法は、(a)ソース/ドレイン領域13、チャネル形成領域12、チャネル形成領域12上に形成されたゲート絶縁膜30、ソース/ドレイン領域13を覆う絶縁層21、及び、チャネル形成領域12の上方の絶縁層21の部分に設けられたゲート電極形成用開口部22を備えた基体を準備し、(b)ゲート電極形成用開口部22内を導電材料層31,32で埋め込むことでゲート電極23を形成し、次いで、(c)絶縁層21を除去し、その後、(d)全面に、第1の層間絶縁層41、第2の層間絶縁層42を、順次、成膜する工程を備え、前記工程(d)において、酸素原子を含まない成膜雰囲気中で第1の層間絶縁層41を成膜する。 (もっと読む)


【課題】半導体基板としてのシリコンに形成されるp型MOSFETにストレスの影響を与え難い結晶方向が[100]方向のチャネルを形成することができる45度ノッチウエハを使用してもn型MOSFETに有利なストレスをかけることができる半導体装置を提供する。
【解決手段】半導体基板1に形成された少なくとも1つのMOSFETと、半導体基板1上にこのMOSFETを被覆するように形成されたコンタクトストップライナ膜7とを備えている。コンタクトストップライナ膜7は窒素濃度が互いに異なる複数層のシリコン窒化膜から構成されている。シリコン半導体基板に形成されるp型MOSFETにストレスの影響を与え難い結晶方向が[100]方向のチャネルを形成することができる45度ノッチウエハを使用してもn型MOSFETに有利な高いストレスをかけることができる。 (もっと読む)


【課題】ソース・ドレイン領域上に膜厚及び膜質の均一なシリサイド層を形成することができ、MOS構造における接合リークを低く抑えることができ、且つシリサイド層と金属配線との良好な電気的接続を確保する。
【解決手段】ソース・ドレイン領域の上部にシリサイド層を備えたMOS構造の半導体装置の製造方法であって、シリサイド層を形成すべきソース・ドレイン領域121の表面に2.5×1013cm-2以上5×1014cm-2以下のAs原子を化学吸着させた後、ソース・ドレイン領域上に金属膜を堆積し、次いで熱処理を施すことによって金属膜をシリサイド化する。 (もっと読む)


電子デバイス(10)が、第1の伝導タイプのトランジスタ構造(50)と、フィールドアイソレーション領域(22)と、フィールドアイソレーション領域の上に横たわる第1の応力タイプの(130)とを有する。例えば、トランジスタ構造(50)がpチャネルトランジスタ構造(50)であってよく、第1の応力タイプが引っ張りであってよく、または、トランジスタ構造(60)がnチャネルトランジスタ構造であってよく、第1の応力タイプ(70)が圧縮であってよい。トランジスタ構造(50)は、活性化領域内に横たわるチャネル領域(54)を含む。活性化領域の端は、チャネル領域(54)とフィールドアイソレーション領域(22)との間の界面を有する。頂部から見ると、層は、活性化領域の端の近くに横たわる端を含む。端の間の位置関係は、トランジスタ構造(50)のチャネル領域(54)内のキャリア移動度に影響する。
(もっと読む)


引張応力を有する緻密化されたシリコン酸窒化膜を形成する方法、及び緻密化されたシリコン酸窒化膜を含む半導体デバイスが開示される。緻密化されたシリコン酸窒化膜は、LPCVDプロセスにて基板上に多孔質SiNC:H膜を堆積すること、及びSiNC:H膜に酸素を混入し、それにより、多孔質SiNC:H膜より高い密度を有する緻密化されたSiONC:H膜を形成するために、多孔質SiNC:H膜を酸素含有ガスに曝すことによって形成されることができる。緻密化されたシリコン酸窒化膜は、半導体デバイスを含んだ基板上に含められ得る。
(もっと読む)


【課題】キャリア移動度が向上した集積回路の製造方法を提供する。
【解決手段】<100>結晶オリエンテーションに平行に基板上にNMOS及びPMOSトランジスターのためのアクティブチャンネル領域を選択的に形成し、炭素不純物を含むNMOSトランジスターのソース/ドレーン領域を選択的に形成する集積回路の製造方法。 (もっと読む)


【課題】デバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置の製造方法を得ること。
【解決手段】半導体基板11上にゲート絶縁膜16を形成する工程と、前記ゲート絶縁膜16上にゲート電極17を形成する工程と、前記半導体基板11の表層の前記ゲート絶縁膜16およびゲート電極17の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン拡散層14を形成する工程と、前記ゲート電極17の表層および前記一対のソース・ドレイン拡散層14の表層にシリサイド層15、18を形成する工程と、前記シリサイド層15、18の形成後に、前記半導体基板11を減圧下において450℃以下の温度範囲で窒素含有ガス雰囲気中およびシリコン含有ガス雰囲気中に個別に暴露して半導体基板11上にライナー膜22を形成する工程と、を含む。 (もっと読む)


【課題】 基板表面に形成した電界効果トランジスタのチャネル形成領域に応力を発生させる応力制御膜を形成する半導体装置の製造方法であって、応力制御膜を形成した後にその真性応力を変更できるようにする。
【解決手段】
電界効果トランジスタの上に応力制御膜を形成し、熱処理又はアンモニア又は水素によるプラズマ処理を施して、応力制御膜の全体又はその一部の材質を変化させることにより応力制御膜の真性応力を変更する工程を有する半導体装置の製造方法。 (もっと読む)


【課題】本発明は、CMOSトランジスタにおいて、nチャネル型トランジスタとpチャネル型トランジスタの両方のオン電流を更に向上させて、かつ製造工程の効率が向上する製造方法を提供する。
【解決手段】nチャネル型トランジスタは、不純物領域と、ゲート酸化膜、ゲート電極およびゲート電極側壁絶縁膜からなる第1のゲート積層体と、半導体基板の表面および前記第1のゲート積層体を覆う引張応力を有する第1の応力制御膜とを備え、前記半導体基板の第2の領域に配置されてなるpチャネル型トランジスタは、不純物領域と、ゲート酸化膜およびゲート電極からなりゲート電極側壁絶縁膜を有していない第2のゲート積層体と、半導体基板の表面および前記第2のゲート積層体を覆う圧縮応力を有する第2の応力制御膜とを備えていることを特徴とする半導体装置が提供される。 (もっと読む)


【課題】 本発明は、安定した処理が可能で、且つゲートショートしない、ダマシンゲート構造を有する半導体装置の製造方法を提供することを目的としている。
【解決手段】 本発明は、エッチングストッパー膜に用いたシリコン窒化膜を触媒CVD(Catalytic−CVD)法により、基板温度250〜400℃、触媒体温度1600〜2000℃で成膜する。これによって、シリコン窒化膜中の水素・塩素などの不純物を低減し、HF系のウェットエッチレートを熱酸化膜の1/4以下に抑えることにより、ゲート溝上部に露出したエッチングストッパー膜表面のエッチング量を抑えることができる。 (もっと読む)


アセンブリは、互いに重ねて形成された窒化物エッチストップ層を有する多層窒化物スタックを備え、これら窒化物エッチストップ層の各々は、膜形成プロセスを使用して形成される。多層窒化物スタックを形成する方法は、単一ウエハ堆積チャンバに基板を配置し、堆積の直前に基板に熱的ショックを与えることを含む。第1の窒化物エッチストップ層が基板上に堆積される。第2の窒化物エッチストップ層が第1の窒化物エッチストップ層上に堆積される。 (もっと読む)


【課題】熱負荷をより小さく抑えて下地への影響なく成膜可能であると共に、十分に引っ張り応力を維持可能でかつパーティクルの発生を抑えた膜質良好な窒化シリコン膜によってMOSトランジスタを覆うことにより、トランジスタ特性の向上を図ることが可能な半導体装置およびこの半導体装置の製造方法を提供する。
【解決手段】半導体基板1の表面側に形成されたMOSトランジスタ11を覆う状態で窒化シリコン膜13が設けられた半導体装置において、窒化シリコン膜13は、両側の界面層における窒素濃度が中央部分の窒素濃度よりも高いことを特徴としている。窒化シリコン膜の界面層における窒素濃度は、化学量論的組成よりも高いことが好ましい。 (もっと読む)


1 - 20 / 20