【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板をエピタキシャル結晶成長装置の成長室に設置した後、ベース基板の上に、接着層、バッファ層および活性層をエピタキシャル成長法により順次形成する層形成工程を有し、接着層形成工程が、第１結晶層を形成する工程と第２結晶層を形成する工程と、を有し、第１結晶層の形成後であって第２結晶層の形成前の第１の段階、および、第２結晶層の形成後であってバッファ層の形成前の第２の段階、からなる群から選択された少なくとも１つの段階において、３族原料ガスの供給を停止するとともに成長室の内部を、アンモニアを含むガスの雰囲気に一定時間だけ維持する雰囲気維持工程を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】転位密度を低減させるバッファ層を有する半導体素子を提供する。
【解決手段】基板と、基板の上方に形成されたバッファ領域と、バッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、バッファ領域は、第１の格子定数を有する第１半導体層と、第１の格子定数と異なる第２の格子定数を有する第２半導体層と、第１の格子定数と第２の格子定数との間の第３の格子定数を有する第３半導体層とが順に積層した複合層を少なくとも一層有する半導体素子。 （もっと読む）

【課題】厚膜化が可能で、反りが小さく、かつリーク電流が小さい半導体素子を提供する。
【解決手段】基板と、基板の上方に形成された第１のバッファ領域と、第１のバッファ領域上に形成された第２のバッファ領域と、第２のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、第１のバッファ領域は、第１半導体層と、第２半導体層とが順に積層した複合層を少なくとも一層有し、第２のバッファ領域は、第３半導体層と、第４半導体層と、第５半導体層とが順に積層した複合層を少なくとも一層有し、第４半導体層の格子定数は、第３半導体層と第５半導体層の間の格子定数を有する半導体素子。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、前記単結晶シリコン基板１１の最表面を除く表層領域に形成された転位層１２と、前記単結晶シリコン基板１１の前記最表面に形成されたバッファ層１３と、前記バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。転位層１２は、窒化ガリウム層１４が形成された単結晶シリコン基板１４の表層領域に転位が発生し且つ単結晶シリコン基板１１の最表面には転位が発生しない条件下でイオン注入することにより形成される。イオン注入では、ドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下のアルゴンイオンを注入する。 （もっと読む）

【課題】電気的に隔離された発光ダイオードを提供する。
【解決手段】半導体発光ダイオードは、半導体基板５１と、基板上にあるｎ型ＩＩＩ群窒化物のエピタキシャル層５２と、ｎ型エピタキシャル層上にあり当該ｎ型層と共にｐ−ｎ接合部を形成する、ＩＩＩ群窒化物のｐ型エピタキシャル層５３と、ｎ型エピタキシャル層上にありｐ型エピタキシャル層に隣接し、ｐ−ｎ接合部５８の一部を電気的に隔離する抵抗性窒化ガリウム領域５４とを含む。ｐ型エピタキシャル層上に金属接点層５５を形成する。方法の実施形態では、ｐ型エピタキシャル領域上に打ち込みマスクを形成し、ｐ型エピタキシャル領域の部分にイオンを打ち込んでｐ型エピタキシャル領域の部分を半絶縁性にすることによって、抵抗性窒化ガリウム境界を形成する。フォトレジスト・マスク又は十分に厚い金属層を、打ち込みマスクとして用いることができる。 （もっと読む）

【課題】シリコンデバイス等耐熱性の低い部位がＳｉ基板に設けられた場合でも、Ｇｅ結晶に熱アニールを施し、十分な結晶品質のＧｅ結晶薄膜を得る。
【解決手段】表面がＳｉであるベース基板と、前記ベース基板の上に形成され、組成がＣ_ｘＳｉ_ｙＧｅ_ｚＳｎ_{１−ｘ−ｙ―ｚ}（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である第１結晶層と、前記第１結晶層が形成された部分以外の前記ベース基板の上に形成された第１半導体素子と、を有する半導体基板の製造方法であって、前記第１半導体素子には電磁波を照射することがなく、前記第１結晶層の一部または全部に電磁波を照射する工程を有する半導体基板の製造方法を提供する。 （もっと読む）

非極性または半極性の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ基板上の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ薄膜の成長形態を改良する方法であって、（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ薄膜は、非極性または半極性の（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ基板あるいはテンプレート上に直接成長させられ、成長の際に使用されるキャリアガスの一部は、不活性ガスから構成される。非極性または半極性の窒化物ＬＥＤおよびダイオードレーザは、本発明によって成長させられる平滑（Ｇａ、Ａｌ、Ｉｎ、Ｂ）Ｎ薄膜上に成長させられてもよい。
（もっと読む）

ゲルマニウム含有量が漸次変化した高ゲルマニウム化合物領域を供する装置及び方法に係る実施例が全体として記載されている。他の実施例も記載及びクレームされている。
（もっと読む）

【課題】半導体製造工程におけるストレス印加およびアニールによる転位、結晶欠陥を抑え、チャネル領域において良好なストレスを印加するとともに、低抵抗化と浅接合化の両立を図ることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法において、半導体基板表面に前記半導体基板表面の面積に対する開口率が５〜３０％の開口部を形成する工程と、前記開口部内に１５〜２５％の範囲の濃度で前記半導体基板を構成する原子と異なる格子定数を有する第２の原子を含む混晶からなるエピタキシャル層を形成する工程と、前記エピタキシャル層にイオン注入する工程と、所定の温度Ｔで活性化アニールを行う工程とを備え、前記所定の温度Ｔは、１１５０℃以上かつＴ≦１Ｅ−５ｅｘｐ（２１５４１／Ｔ）からなる関係を満たす。 （もっと読む）

【課題】緩和III−Ｖ族またはII−VI族マテリアルオンインシュレータの製造方法の提供。
【解決手段】緩和Ｓｉ１−ｙＧｅｙ層１０４を有する半導体構造の形成プロセスは、第１の基板上へのグレーデッドＳｉ１−ｘＧｅｘバッファ層１０２の堆積であって、前記Ｇｅ濃度ｘはゼロから値ｙまで増加するものである堆積、緩和Ｓｉ１−ｙＧｅｙ層１０４の堆積、前記緩和Ｓｉ１−ｙＧｅｙ層１０４中にイオンを導入して第１のヘテロ構造を規定、前記第１のヘテロ構造を第２の基板１０８に接合して第２のヘテロ構造を規定、および前記導入されたイオンの領域での前記第２のヘテロ構造の分割であって、前記緩和Ｓｉ１−ｙＧｅｙ層１０４の表層部分は前記第２の基板上１０８に残るものである分割を含む。 （もっと読む）

【課題】従来に比べ極めて薄いバッファ層を用いて、工業的に安定でかつ低コストで、基板と格子定数の異なる良質の薄膜を形成した半導体基板を提供すること。
【解決手段】基板１は、格子定数ｘを有するものである。第１の半導体層２は、基板１上に形成され、格子定数ｙを有し、少なくともＳｂを含んでいる。第２の半導体層３は、第１の半導体層２上に形成され、格子定数ｙからｚまで格子定数を段階的又は連続的に変化させものである。第３の半導体層４は、第２の半導体層３上に形成され、格子定数ｚを有するものある。これらの格子定数の関係は、ｘ＜ｚ＜ｙの関係を有している。基板１上に格子定数の異なる薄膜を形成する際に、まずＳｂを含む半導体を形成し、その上層に格子定数を変化させるためのバッファ層を形成することで、従来に比べ薄いバッファ層で結晶欠陥のない薄膜形成が可能となる。 （もっと読む）

【課題】Ｓｉ系基板上に結晶性の良いＳｉ系単結晶をエピタキシャル成長させることのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、酸化物からなる部材を備えたＳｉを主成分とする半導体基板の表面をＳｉおよびＧｅのうちの少なくともいずれか１つを含むハロゲン含有ガスに曝す工程と、前記半導体基板の前記表面をハロゲン含有ガスに曝し始めた後、前記表面をハロゲンを含まないＳｉ含有ガスおよびハロゲンを含まないＧｅ含有ガスのうち少なくともいずれか１つを含む雰囲気に曝し、前記表面にＳｉおよびＧｅのうち少なくともいずれか１つを含む結晶膜をエピタキシャル成長させる工程と、を含む。 （もっと読む）

【課題】レーザダイオード、トランジスタ、光検出器などの半導体構造に使用され、相分離を抑制または解消するとともに発光効率を向上させるIII族窒化物４元及び５元材料系並びに方法を提供する。
【解決手段】典型的な実施形態では、半導体構造は、ほぼ相分離なく形成された第１導電型のBAlGaN材料系を用いた４元材料層と、ほぼ相分離のないBAlGaN材料系を用いた４元材料活性層と、ほぼ相分離なく形成された逆導電型のBAlGaN材料系を用いた別の４元材料層を備えている。 （もっと読む）

【課題】 ゲルマニウム錫混晶層の歪緩和を促進し、より大きな面内伸張歪を持つ伸張歪ゲルマニウム層を形成することができる多層膜構造体を提供する。
【解決手段】半導体装置に好適な多層膜構造体１０の形成方法として、シリコン基板１１の上方にゲルマニウム層１２を形成する工程と、その上方にゲルマニウム錫混晶層１３を形成する工程と、その上方に伸張歪ゲルマニウム層１４を形成する工程とを含む。 （もっと読む）

【課題】 シリコン基板上に窒化物半導体領域を設けると、半導体ウエーハに反りが発生する。
【解決手段】 シリコン基板２の上に窒化物半導体から成るバッファ領域３を介してＨＥＭＴ用の窒化物半導体から成る主半導体領域４を設ける。前記バッファ領域４を、第１の多層構造バッファ領域５と第２の多層構造バッファ領域８とで構成する。第１の多層構造バッファ領域５を複数のサブ多層構造バッファ領域６と複数の単層構造バッファ領域７で構成する。サブ多層構造バッファ領域６を、交互に配置された複数の第１及び第２の層で構成する。第１の層をアルミニウムを第１の割合で含む窒化物半導体で形成する。第２の層をアルミニウムを含まない又は前記第１の割合よりも小さい第２の割合で含む窒化物半導体で形成する。第２の多層構造バッファ領域８を第３及び第４の層で構成する。第３の層のアルミニウム割合を第１の割合よりも低くする。 （もっと読む）

【課題】 シリコン基板上に窒化物半導体領域を設けると、半導体ウエーハに反りが発生する。
【解決手段】 シリコン基板２の上に窒化物半導体から成るバッファ領域３を介して主半導体領域４を設ける。前記バッファ領域４を、複数の多層構造バッファ領域５，５′と、該複数の多層構造バッファ領域５，５′の相互間に配置された第２の単層構造バッファ領域８とで構成する。複数の多層構造バッファ領域５，５′のそれぞれを、交互に配置された複数の第１及び第２の層から成るサブ多層構造バッファ領域と第２の単層構造バッファ領域８よりも薄い第１の単層構造バッファ領域とで構成する。第１の層をアルミニウムを第１の割合で含む窒化物半導体で形成する。第２の層、第１の単層構造バッファ領域及び第２の単層構造バッファ領域８のアルミニウムの割合（ゼロを含む）を第１の割合よりも小さくする。 （もっと読む）

【課題】異種基板上のバッファ層の結晶性を向上させた窒化物系化合物半導体を有する半導体電子デバイスを提供する。
【解決手段】窒化物系化合物半導体を有する半導体電子デバイスにおいて、基板１０上に窒化物系化合物半導体からなるバッファ層２０及び半導体動作層３０を順次積層してなり、前記バッファ層２０は、第１の層２２と第２の層２３が積層された複合層を１層以上有し、第１の層２２と第２の層２３との各格子定数の差は０．２％以上であり、第１の層２２の厚さは、１００ｎｍ以上、１０００ｎｍ以下である。 （もっと読む）

【課題】接合の前に最上層を有するドナー・ウェーハ基板上への熱負荷を軽減すること、および、にも拘らず接合の良好な結果を達成すること。
【解決手段】ドナー・ウェーハを作製するために、第１の面内格子定数を持つ第１の基板と、該第１の基板上に、上部が格子緩和状態で第２の面内格子定数を有する空間的に組成傾斜した緩衝層とを準備し、該組成傾斜した緩衝層上に、格子緩和状態で第３の面内格子定数を有する半導体材料の組成非傾斜層を形成し、該組成非傾斜層上に半導体材料の最上層を形成する。また、持ち運び用ウェーハを作製するために、第２の基板を準備し、該第２の基板上に絶縁層を形成し、ドナー・ウェーハを持ち運び用ウェーハに接合する。 （もっと読む）

【課題】従来の不具合を抑制しながらキャリアの移動度を高くすることができる半導体装置及びその製造方法を提供する。
【解決手段】溝８内にｐ型のＳｉＧｅ混晶層４９ａがエピタキシャル成長法により形成され、その上にｐ型のＳｉＧｅ混晶層４９ｂがエピタキシャル成長法により形成されている。更に、ＳｉＧｅ混晶層４９ｂ上にｐ型のＳｉＧｅ混晶層４９ｃがエピタキシャル成長法により形成されている。なお、ＳｉＧｅ混晶層４９ａの最表面の溝８の底からの高さａ₄は、シリコン基板１の表面を基準としたときの溝８の深さよりも低い。また、ＳｉＧｅ混晶層４９ｂの最表面の溝８の底からの高さｂ₄は、シリコン基板１の表面を基準としたときの溝８の深さよりも高い。更に、ＳｉＧｅ混晶層４９ａ及び４９ｃ中のＧｅ濃度は、ＳｉＧｅ混晶層４９ｂ中のＧｅ濃度より低い。 （もっと読む）