【課題】薄層化された自立性のシリコン単結晶膜を提供し、また、剥離時の熱処理温度を格段に低減することができる新たなシリコン単結晶膜の形成方法を提供する。
【解決手段】シリコン単結晶膜６は、Ｓｉの含有率が、９０原子％以上であり、厚みが、５０μｍ以下であり、自立性がある。 （もっと読む）

【課題】還元雰囲気や不活性ガス雰囲気下におけるドナー濃度の変化が抑えられたβ−Ｇａ_２Ｏ_３系基板の製造方法、及び還元雰囲気や不活性ガス雰囲気下において品質のばらつきの小さい高品質な結晶膜をエピタキシャル成長させることのできる結晶積層構造体の製造方法を提供する。
【解決手段】ＩＶ族元素を含むβ−Ｇａ_２Ｏ_３系結晶からβ−Ｇａ_２Ｏ_３系基板を切り出す工程を含み、還元雰囲気及び不活性ガス雰囲気の少なくともいずれか一方を含む雰囲気下でのアニール処理が、前記β−Ｇａ_２Ｏ_３系基板を切り出す前の前記β−Ｇａ_２Ｏ_３系結晶、又は切り出された前記β−Ｇａ_２Ｏ_３系基板に施される、β−Ｇａ_２Ｏ_３系基板の製造方法を提供する。 （もっと読む）

【課題】シリコン基板上に形成した、転位及びクラックの少ない窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法を提供する。
【解決手段】実施形態によれば、シリコン基板と、その上に順次設けられた、下側歪緩和層、中間層、上側歪緩和層及び機能層と、を有する窒化物半導体ウェーハが提供される。中間層は、第１下側層と、第１ドープ層と、第１上側層と、を含む。第１下側層は、下側歪緩和層の上に設けられ下側歪緩和層の格子定数よりも大きい格子定数を有する。第１ドープ層は、第１下側層の上に設けられ第１下側層の格子定数以上の格子定数を有し１×１０^１８ｃｍ^−３以上１×１０^２１ｃｍ^−３未満の濃度であり第１下側層よりも高い濃度で不純物を含有する。第１上側層は、第１ドープ層の上に設けられ第１ドープ層の格子定数以上で第１下側層の格子定数よりも大きい格子定数を有する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板であって、前記バッファ層が、第１結晶層と第２結晶層が交互に複数積層された積層構造体であり、前記第１結晶層が、Ａｌ_ｍＧａ_１−ｍＮ、（但し０≦ｍ≦１）で表される結晶からなり、前記第２結晶層が、Ａｌ_ｎＧａ_１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）で表される結晶からなり、前記第１結晶層の格子緩和度が、前記第２結晶層の格子緩和度より大きい半導体基板を提供する。 （もっと読む）

【課題】歪み層形成に供されるウェーハで転位発生に対して耐性が高いエピタキシャルウェーハを提供する。
【解決手段】シリコンエピタキシャル層表面の酸素濃度が１．０×１０^１７〜１２×１０^１７ａｔｏｍｓ／ｃｍ^３とされてなるエピタキシャルウェーハの製造方法であって、酸素濃度設定熱処理の処理温度Ｘと処理時間Ｙとが、処理温度Ｘが８００℃〜１４００℃の範囲、処理時間Ｙが１８０ｍｉｎ以下で、かつ、
Ｙ ≧ １．２１×１０^１０ ｅｘｐ（−０．０１７６Ｘ）
の関係を満たすように設定される。 （もっと読む）

【課題】基板に形成された窒化ガリウム系半導体で形成された半導体層におけるドーパント濃度がばらつくと、半導体層を用いた半導体装置の特性がばらつくので、半導体層におけるドーパント濃度のばらつきが抑えられた層を有する半導体基板を得る。
【解決手段】基板に、窒化ガリウム系半導体で形成された半導体層を形成する半導体層形成段階と、半導体層に、中性子線を照射して、半導体層に含まれるガリウム原子の一部をゲルマニウム原子に変換する照射段階と、を備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】支持基板上にＩＩＩ族窒化物層が接合していない欠陥領域がない高品質のＩＩＩ族窒化物層複合基板の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物層複合基板の製造方法は、ＩＩＩ族窒化物基板２０にイオン注入領域２０ｉを形成し、ＩＩＩ族窒化物基板２０のイオンが注入された側の主表面側および支持基板１０の主表面側の少なくともひとつに接合用前駆体層４０を形成し、ＩＩＩ族窒化物基板２０と支持基板１０とを接合用前駆体層４０を介在させて接合し、接合用前駆体層４０をリフローさせることにより接合層５０を形成し、ＩＩＩ族窒化物基板２０をイオン注入領域２０ｉにおいて分離してＩＩＩ族窒化物層２１と残りのＩＩＩ族窒化物基板２２とにすることにより、支持基板１０の主表面上に接合層４０を介在させてＩＩＩ族窒化物層２１が接合されたＩＩＩ族窒化物層複合基板１を形成する。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物
半導体エピタキシャル基板及び窒化物半導体デバイスを提供する。
【解決手段】基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して成長した、Ｃ
面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって
、前記バッファ層が、その表面にインバージョンドメインを有する。 （もっと読む）

【課題】バウの制御のためだけでなく、ＳｉＧｅエピタキシャル層の品質を改善するために、特にＳｉ基板上に堆積されたＳｉＧｅ層のクロスハッチ及び表面ラフネスを低減するために、背面層によって形成された応力を用いる適切な解決策を提供する。
【解決手段】第１の面及び第２の面を有する基板１０、前記基板の第１の面に堆積された完全に又は部分的に緩和されたヘテロエピタキシャル層２０、及び前記基板の第２の面に堆積された応力相殺層３０を有する、半導体ウェハ。 （もっと読む）

【課題】本発明は化学蒸着（ＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス又は湿式溶液プロセスを用いた金属カルコゲニドの合成を開示する。
【解決手段】オルガノシリルテルル又はオルガノシリルセレンの、求核性置換基を有する一連の金属化合物とのリガンド交換反応により、金属カルコゲニドが生成される。この化学的性質を用いて、相変化メモリデバイス及び光電池デバイスのためのゲルマニウム−アンチモン−テルル（ＧｅＳｂＴｅ）膜及びゲルマニウム−アンチモン−セレン（ＧｅＳｂＳｅ）膜又はその他のテルル及びセレンをベースとする化合物を堆積させる。 （もっと読む）

【課題】新規な多層膜構造体及びその形成方法を提供すること。
【解決手段】半導体素子用の多層膜構造体の形成方法であって、シリコンを含む基板上に、ゲルマニウム錫混晶からなる半導体層を形成する半導体層形成工程と、前記半導体層上に表面保護層を形成する表面保護層形成工程と、前記半導体層に熱処理を施すことにより、前記ゲルマニウム錫混晶と前記シリコンを含む基板との固相反応を進め、シリコンゲルマニウム錫混晶からなる半導体歪印加層を形成する半導体歪印加層形成工程と、前記表面保護層を除去する除去工程と、前記半導体歪印加層の上方に、前記除去工程後に、歪半導体層を積層する積層工程とを含むことを特徴とする多層膜構造体の形成方法。 （もっと読む）

【課題】ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する。
【解決手段】ＳｉＣ層１０にＳｉＯ_２層を形成し、次いで、熱伝導率を高めるためにダイアモンド層１１を形成する。そして、ＳｉＣ層１０の厚さを低減し、ダイアモンド層１１及びＳｉＣ層１０の向きを逆にしてダイアモンド１１を基板とする。次いで、ＳｉＣ層１０上に、バッファ層１６、ヘテロ構造層１４及び１５を形成する。 （もっと読む）

【課題】電子のトラッピング現象を緩和すると共に、ヘキサゴナル欠陥の発生を抑制可能な窒化物半導体エピタキシャルウェハの製造方法を提供する。
【解決手段】基板１上に核生成層２を形成し、その核生成層２上に第一の窒化物半導体層３を形成し、その第一の窒化物半導体層３上に、前記第一の窒化物半導体層３よりも電子親和力の小さい第二の窒化物半導体層４を形成する窒化物半導体エピタキシャルウェハ１０の製造方法において、前記第一の窒化物半導体層３を形成する際の成長温度が、前記第二の窒化物半導体層４を形成する際の成長温度よりも低くするものである。 （もっと読む）

【課題】欠陥を最小限としながら、ＳｉＧｅ−オン−インシュレーター構造を製造するため及びシリコン上に歪み緩和ＳｉＧｅ層を製造するための方法を提供する。
【解決手段】アモルファスＳｉＧｅ層６００が、トリシラン及びＧｅＨ_４からＣＶＤによって、ドーパントの１以下のモノレイヤー上に堆積される。これらのアモルファスＳｉＧｅ層６００は、融解または固相エピタキシー（ＳＰＥ）プロセスによってシリコン上に再結晶される。融解プロセスは、好ましくは、全体のゲルマニウム含量を希釈するようなゲルマニウムの拡散も引き起こし、そして絶縁体の上層のシリコン５００を実質的に消費する。ＳＰＥプロセスは、下地のシリコン５００中へのゲルマニウムの拡散を用いてまたは用いずに実際され得、従って、ＳＯＩ及び従来の半導体基板に適用可能である。 （もっと読む）

【課題】高温熱処理による不純物拡散を抑制することにより、基板性能に要求されるオーバーフロードレイン機能とゲッタリング能力を向上できて、製造工程も複雑化しない。
【解決手段】シリコン基板１の表面側に、砒素（またはアンチモン）がイオン注入されて高濃度Ｎ型層３が形成され、この高濃度Ｎ型層３上にエピタキシャル層４がエピタキシャル成長して形成されている。これによって、砒素（Ａｓ）の拡散係数がリン（Ｐ）に比べて小さいことから、従来手法によるリンドープ基板に比べて製造工程における熱処理による不純物拡散（プロファイル拡散）を大幅に抑制する。 （もっと読む）