説明

Fターム[5F152NN01]の内容

Fターム[5F152NN01]の下位に属するFターム

4族 (1,311)
3−5族 (475)
2−6族 (79)

Fターム[5F152NN01]に分類される特許

1 - 20 / 39


【課題】ホモエピタキシャル成長法を用いて伝導特性に優れたβ−Ga単結晶膜を形成することができるβ−Ga単結晶膜の製造方法を提供する。
【解決手段】分子線エピタキシー法により、Snを添加しながらβ−Ga結晶をβ−Ga基板2上、又は前記β−Ga基板上に形成されたβ−Ga系結晶層上にホモエピタキシャル成長させ、Sn添加β−Ga結晶膜を形成する工程と、第1の不活性雰囲気中で前記Sn添加β−Ga結晶膜に第1のアニール処理を施す工程とを含む方法により、Sn添加β−Ga単結晶膜を製造する。 (もっと読む)


【課題】トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供する。
【解決手段】半導体基板10と、キャリア走行層21とキャリア供給層22を有し、半導体基板上に配置された窒化物半導体層20と、上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞40を内部に有する、窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜30とを備える。 (もっと読む)


【課題】 低コストで、優れた性能をもつシリコン系薄膜を提供するために、タクトタイムが短くて、高速の成膜速度で特性のすぐれたシリコン系薄膜と、それを含む半導体素子。さらにこのシリコン系薄膜を用いた密着性、耐環境性などに優れた半導体素子を提供することを目的とする。
【解決手段】 i型半導体層と前記i型半導体層の下地層である前記p型半導体層またはn型半導体層との界面領域であって前記i型半導体層と前記p型半導体層またはn型半導体層との界面から1.0nm以上20nm以下の界面領域の微結晶が(100)面に優先配向しており、前記i型半導体層の層厚方向における前記微結晶のエックス線または電子線による(220)面の回折強度の全回折強度に対する割合である(220)面の配向性が前記i型半導体層の下地層である前記p型半導体層又は前記n型半導体層側では小さく、前記下地層から離れるに伴って大きくなるように変化する。 (もっと読む)


【課題】 パターン付けされたシリコン・オン・インシュレータ(SOI)/シリコン・オン・ナッシング(SON)複合構造体を多孔性Si技術によって形成すること。
【解決手段】 パターン付けされたSOI/SON複合構造体及びその形成方法を提供する。SOI/SON複合構造体においては、パターン付けされたSOI/SON構造体が、Siオーバーレイヤと半導体基板の間に挟まれる。パターン付けされたSOI/SON複合構造体を形成する方法は、SOI及びSON構造が共に形成される共有加工処理ステップを含む。本発明はまた、埋没導電/SON構造体を含む複合構造体の形成方法、及び、埋没ボイド平面だけを有する複合構造体の形成方法を提供する。 (もっと読む)


【課題】接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法を提供する。
【解決手段】この貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第1支持基板のうち少なくとも一方上に、表面粗さRrmsが0.1〜10000nmの表面を有する第1緩衝膜を形成する工程と、第1緩衝膜を介して、第1支持基板にIII族窒化物半導体基板を貼り合わせる工程とを含む。 (もっと読む)


本明細書では、界面汚染を低減した層の堆積方法を開示する。発明の方法は、有利には、堆積させた層間の汚染、例えば堆積させた層とその下にある基板または膜との間の界面の汚染を減少させる。幾つかの実施形態では、層の堆積方法は、第1の層が上に配置されたシリコン含有層を還元性雰囲気中でアニールすることと、アニールの後で、シリコン含有層を露出させるエッチングプロセスを使用して第1の層を除去することと、露出したシリコン含有層の上に第2の層を堆積させることとを含むことができる。
(もっと読む)


GaAs、またはSiGeのようなゲルマニウム材料のいずれかの層を形成する方法を開示する。例えばゲルマニウム材料は、GaAs面上にエピタキシャル成長することができる。ゲルマニウム材料を一部の残留GaAsと共にレシーバ基板に転写するために、層転写が使用される。次いで残留GaAsは、GaAsとゲルマニウム材料との間の境界がエッチストップとなり、選択的エッチングによって除去することができる。 (もっと読む)


ゲルマニウム含有量が漸次変化した高ゲルマニウム化合物領域を供する装置及び方法に係る実施例が全体として記載されている。他の実施例も記載及びクレームされている。
(もっと読む)


【課題】量産に適した半導体基板、及び当該半導体基板を用いた半導体装置を作製することを目的の一とする。
【解決手段】支持基板上に絶縁層、第1の電極、第1の不純物半導体層を少なくとも有する積層体を形成し、第1の不純物半導体層上に一導電型を付与する不純物元素が添加された第1の半導体層を形成し、第1の半導体層上に、一導電型を付与する不純物元素が添加された第2の半導体層を、第1の半導体層とは異なる条件により形成し、固相成長法により、第1の半導体層及び第2の半導体層の結晶性を向上させて、第2の不純物半導体層を形成し、第2の不純物半導体層に、一導電型を付与する不純物元素を添加し、一導電型とは異なる導電型を付与する不純物元素を添加し、ゲート絶縁層を介してゲート電極層を形成し、ソース電極層又はドレイン電極層を形成する。 (もっと読む)


シリコンと異なる第1の材料を表面として有する第1の構造体(1)を作製することと、この第1の構造体の表面に、IBS(イオンビームスパッタリング)によって、第2の材料からなり、自由表面を有する厚さ1ミクロン未満の少なくとも1層の被膜層(3)を形成することと、この自由表面を第2の構造体(4)の1つの面に分子接合することを含み、被膜層が第1および第2の構造体の接合層を構成する、マイクロエレクトロニクス構造体の製造方法。
(もっと読む)


【課題】貼り合わせに係る不良を低減した均質な半導体基板を提供することを課題の一とする。または、上記半導体基板を歩留まり良く製造することを課題の一とする。
【解決手段】表面の一定領域を囲むように気密性保持機構が設けられた支持体の、気密性保持機構で囲まれた一定領域に第1の基板を配置し、気密性保持機構に接するように第2の基板を配置して、支持体、気密性保持機構及び第2の基板により囲まれる空間の気密性を確保し、気密性が確保された空間を排気することにより、空間における気圧を低下させ、空間における気圧と外気圧との差を用いて第2の基板を第1の基板に密着させ、加熱処理を施すことにより、減圧雰囲気下で第1の基板と第2の基板の貼り合わせを行う。 (もっと読む)


【課題】半導体装置の生産効率を高めるため、5インチよりも大きく、できるだけ大口径の半導体基板を利用して半導体装置を製造することを課題とする。
【解決手段】第1の半導体ウエハの表面上にバッファ層を形成し、イオンドーピング装置によりHイオンを第1の半導体ウエハに照射してバッファ層の下方に損傷領域を形成する。バッファ層を介して、第2の単結晶半導体基板と第1の単結晶半導体基板を密着させ、第2の単結晶半導体基板と第1の単結晶半導体基板とを貼り合わせ、第1の単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、第1の単結晶半導体基板の一部を第1の単結晶半導体基板から分離する。第2の単結晶半導体基板に固定された単結晶半導体層を加熱しながら、単結晶半導体層にレーザビームを照射して平坦性の向上と結晶性の回復の両方を行う。 (もっと読む)


【課題】半導体基板直上のバッファ層と、該バッファ層と選択的なエッチング性を備える剥(はく)離層とを積層することによって、1枚の半導体基板から複数組の半導体層群を剥離することができ、高い結晶品質の半導体層群を得ることができ、半導体基板を再利用するために表面処理を行う必要がなく、基板再利用工程を省力化することができ、半導体基板の厚さが薄くなることがないようにする。
【解決手段】エピタキシャル成長によって半導体基板11上に形成された少なくとも2層以上の半導体層を有する半導体ウェハ10であって、前記半導体基板11直上に形成されたバッファ層12と、該バッファ層12と選択的なエッチング性を備え、剥離層として機能する半導体層とを有する。 (もっと読む)


【課題】エピタキシャル層の結晶性を良好にして、漏れ電流の減少とオン電圧の低減を図ることができる半導体装置の製造方法を提供する。
【解決手段】開口部5を有する酸化膜4上にnエピタキシャル成長層9を形成した後で、レーザアニールして結晶欠陥を消滅させたnエピタキシャル成長層9とし、このnエピタキシャル成長層9にnバッファ層(nエピタキシャル成長層9の一部)やpベース層13およびn++エミッタ層14(ソース層)を形成して半導体装置(IGBTやMOSFETなど)を製作することで、漏れ電流とオン電圧(オン抵抗)の低減を図ることができる。 (もっと読む)


【課題】銅めっきをアンテナに用いた、集積回路とアンテナが一体形成された半導体装置において、銅の拡散による回路素子の電気特性への悪影響を防止し、また、集積回路とアンテナが一体形成された半導体装置において、アンテナと集積回路の接続不良に伴う半導体装置の不良を防止する装置を提供する。
【解決手段】半導体装置によると、同一の基板102上に集積回路100とアンテナ101とが一体形成された半導体装置において、銅めっき層108をアンテナ101の導体に用いた場合に、アンテナ101の下地層107に所定の金属の窒化膜を用いているので銅の回路素子への拡散を防ぎ、銅の拡散による回路素子の電気特性への悪影響を低減できる。また、アンテナの下地層の金属の窒化物の一つにニッケルの窒化物を用いることで、アンテナと集積回路の接続不良を低減することができる。 (もっと読む)


【課題】 シリコンを含有するエピタキシャル層の形成方法を提供する。
【解決手段】 特定の実施形態は、半導体デバイス、例えば、金属酸化物半導体電界効果トランジスタ(MOSFET)デバイスにおけるエピタキシャル層の形成と処理に関する。特定の実施形態において、エピタキシャル層の形成は、プロセスチャンバ内の基板をシランや高次シランのような二つ以上のシリコン源を含む堆積ガスにさらすことを含んでいる。実施形態は、エピタキシャル層の形成中にリンドーパントのようなドーパント源を流すステップと、リンドーパントを含まずにシリコン源ガスによる堆積を続けるステップとを含む。 (もっと読む)


【課題】SBSI法において第1半導体層及び第2半導体層の膜形成の所要時間を短縮で
きるようにした半導体装置の製造方法を提供する。
【解決手段】単結晶の半導体基板1の表面領域2上にアモルファス又は多結晶構造の第1
半導体層11を形成する工程と、第1半導体層11上にアモルファス又は多結晶構造の第
2半導体層12を形成する工程と、第2半導体層12上から半導体基板1の表面領域2に
向けてSi又はArをイオン注入して、半導体基板1の表面領域2と、第1半導体層11
及び第2半導体層12をアモルファス化する工程と、イオン注入によるアモルファス化を
行った後で半導体基板1に熱処理を施して、半導体基板1の表面領域2と、第1半導体層
11及び第2半導体層12を単結晶化する工程と、を含む。 (もっと読む)


【課題】CWレーザや発振周波数が10MHz以上のパルスレーザを用いた結晶化で得られるそれぞれの結晶粒の面方位を、レーザビームの照射領域内で一方向とみなすことができる方向に制御する。
【解決手段】半導体膜上にキャップ膜を形成したのちにCWレーザまたは発振周波数が10MHz以上のパルスレーザを照射して半導体膜を結晶化する。得られた半導体膜は複数の結晶粒を有し、この結晶粒は幅が0.01μm以上、長さが1μm以上であり、この半導体膜の表面に垂直な方向を第1方向とし、この第1方向を法線ベクトルとする面を第1面とすると、第1面における半導体膜の面方位は、±10°の角度揺らぎの範囲内において{211}方位が4割以上である。この半導体膜を用いて半導体装置を作製する。 (もっと読む)


【課題】比較的簡便な手法によって低転位のAlN系III族窒化物厚膜を得ることができる方法を提供する。
【解決手段】所定の基材上にMOCVD法によってAlN系III族窒化物成長下地層が形成されてなるエピタキシャル基板の上に、HVPE法によってAlN系III族窒化物厚膜をエピタキシャル形成する場合に、MOCVD法における加熱温度よりも高い温度で該エピタキシャル基板を加熱処理した上で、厚膜層の形成を行うようにすることで、厚膜層の低転位化を実現することができる。すなわち、HVPE法を用いた厚膜成長に先立って、加熱処理という比較的簡便な処理を施すだけで、HVPE法による成長に際して特別の構成を有する装置を用いたり、あるいは成長条件に特段の限定を加えたりしなくとも、低転位のAlN系III族窒化物からなる厚膜層を形成することができる。 (もっと読む)


【課題】Si単結晶基板上に、格子不整合による欠陥発生が抑制され、結晶性に優れた高品質な3C−SiC単結晶層を備えたSiC半導体、および、このような3C−SiC単結晶層を簡便に形成することができるSiC半導体の製造方法を提供する。
【解決手段】少なくとも表面に、ホウ素が1020atoms/cm3以上固溶しているSi単結晶基板上に、670℃以上850℃以下で3C−SiC低温成長層をエピタキシャル成長させた後、昇温し、前記3C−SiC低温成長層の上に、3C−SiC単結晶層をエピタキシャル成長させることにより、Si単結晶基板上に3C−SiC単結晶層を備えたSiC半導体を得る。 (もっと読む)


1 - 20 / 39