【課題】バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供する。
【解決手段】本ＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さの面１０ｉへの平均注入量が１×１０¹⁴ｃｍ^-2以上３×１０¹⁷ｃｍ^-2以下の水素イオン注入工程と、水素イオン注入されたＧａＮバルク結晶１０の上記主表面へのＧａＮと化学組成が異なる異組成基板２０の貼り合わせ工程と、ＧａＮバルク結晶１０の熱処理によりＧａＮバルク結晶１０を水素イオンが注入された深さの面１０ｉにおいて分離することによる異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａの形成工程と、を含む。ＧａＮ系ＨＥＭＴの製造方法は、上記ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上への少なくとも１層のＧａＮ系半導体層３０の成長工程を含む。 （もっと読む）

【課題】ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する。
【解決手段】ＳｉＣ層１０にＳｉＯ_２層を形成し、次いで、熱伝導率を高めるためにダイアモンド層１１を形成する。そして、ＳｉＣ層１０の厚さを低減し、ダイアモンド層１１及びＳｉＣ層１０の向きを逆にしてダイアモンド１１を基板とする。次いで、ＳｉＣ層１０上に、バッファ層１６、ヘテロ構造層１４及び１５を形成する。 （もっと読む）

【課題】歪み吸収III族窒化物中間層モジュールを有する種々の半導体構造を提供する。
【解決手段】基板および当該基板の上方の第一遷移本体を有する。前記第一遷移本体は、第一表面において第一の格子パラメータを有し、前記第一表面とは反対側の第二表面において第二の格子パラメータを有する。前記典型的な実施では、遷移モジュール等の第二遷移本体をさらに有し、この第二遷移本体は前記第一遷移本体の前記第二表面に重層する下表面においてより小さい格子パラメータを有し、前記第二遷移本体の上表面においてより大きい格子パラメータを有し、前記第二遷移本体の上方のIII族窒化物半導体層も同様である。前記第二遷移本体は２以上の遷移モジュールからなっていてもよく、各遷移モジュールは２以上の中間層を有していてもよい。前記第一遷移本体および前記第二遷移本体は前記半導体構造の歪みを減少させる。 （もっと読む）

【課題】平坦性、結晶性および配向性に優れ、厚さ方向の熱伝導率が高く放熱性に優れたエピタキシャル成長用基板およびその製造方法を提供する。
【解決手段】炭素基板の少なくとも一方の主表面に、算術平均表面粗さＲａが０．０５μｍ以下で、表面粗さの最大値Ｒｙが０．５μｍ以下であり、Ｘ線回折法による（０００２）面のロッキングカーブの半値幅が１．５度以下であり、ラマンスペクトルにおけるＧバンドのピーク強度に対するＤバンドのピーク強度の比が０．０１以下である高結晶グラファイト層を形成してなることを特徴とするエピタキシャル成長用基板である。 （もっと読む）

【課題】貫通ピットの無い窒化ガリウム系半導体基板を安価に得ることができる窒化ガリウム系半導体基板の製造方法を提供する。
【解決手段】窒化ガリウム系半導体基板の製造方法であって、気相成長装置内に、表面にピット２５を生じた窒化ガリウム系半導体層２０を有する基板を準備する第１の工程と、前記気相成長装置内で、前記窒化ガリウム系半導体層２０上に、非晶質又は多結晶のIII族窒化物のピット埋込層３０を形成して前記ピット２５を埋める第２の工程と、前記ピット埋込層３０を研磨により除去して前記窒化ガリウム系半導体層２０の表面を露出させる第３の工程と、を具備する。 （もっと読む）

【課題】単結晶構造を有するＳｉＣから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供する。
【解決手段】支持部３０は炭化珪素から作られている。少なくとも１つの層１１の各々は第１および第２の面Ｂ１、Ｆ１を有する。第１の面Ｂ１は支持部３０に支持されている。少なくとも１つの層１１の各々は第１および第２の領域６１、６２を有する。第１の領域６１は単結晶構造の炭化珪素から作られている。第２の領域６２はグラファイトから作られている。第２の面Ｆ１は第１の領域６１によって形成された面を有する。第１の面Ｂ１は、第１の領域６１によって形成された面と、第２の領域６２によって形成された面との各々を有する。 （もっと読む）

【課題】 パターン付けされたシリコン・オン・インシュレータ（ＳＯＩ）／シリコン・オン・ナッシング（ＳＯＮ）複合構造体を多孔性Ｓｉ技術によって形成すること。
【解決手段】 パターン付けされたＳＯＩ／ＳＯＮ複合構造体及びその形成方法を提供する。ＳＯＩ／ＳＯＮ複合構造体においては、パターン付けされたＳＯＩ／ＳＯＮ構造体が、Ｓｉオーバーレイヤと半導体基板の間に挟まれる。パターン付けされたＳＯＩ／ＳＯＮ複合構造体を形成する方法は、ＳＯＩ及びＳＯＮ構造が共に形成される共有加工処理ステップを含む。本発明はまた、埋没導電／ＳＯＮ構造体を含む複合構造体の形成方法、及び、埋没ボイド平面だけを有する複合構造体の形成方法を提供する。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】加工しろが小さく一様な加工が容易なＧａＮ基板およびその製造方法、かかるＧａＮ基板を用いたＧａＮ層接合基板および半導体デバイスの製造方法を提供する。
【解決手段】本ＧａＮ基板２０は、第１領域２０ｊと、第１領域２０ｊに比べてＧａ／Ｎ組成比が高い第２領域２０ｉとを含み、第２領域２０ｉは、一方の主面２０ｍから所定の深さＤを中心に深さＤ−ΔＤから深さＤ＋ΔＤまで広がり、深さＤにおけるＧａ／Ｎ組成比と第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差が、深さＤ＋ΔＤにおけるＧａ／Ｎ組成比と第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比との差の３倍であり、第２領域２０ｉのＧａ／Ｎ組成比が、第１領域２０ｊの深さＤ＋４ΔＤ以上の深さにおけるＧａ／Ｎ組成比に対して１．０５以上である。 （もっと読む）

【課題】最大発振周波数ｆ_ｍａｘを高くしてダイヤモンド電界効果トランジスタの特性を大きく向上させ、かつ電圧降下を小さく抑えることにより実用レベルに到達させること。
【解決手段】「ソース・ゲート電極間隔ｄ_ＳＧ、ゲート・ドレイン電極間隔ｄ_ＧＤを狭くすること」と「ソース電極の厚さｔ_Ｓ、ドレイン電極の厚さｔ_Ｄを厚くすること」とを両立させるために、ソース電極およびドレイン電極を、エッチング溶液を用いてエッチングする層とレジストを用いてリフトオフする層とに分けて形成する。これにより電極の逆メサ部を小さくすることができるため、ソース電極とゲート電極との間隔を小さくして最大発振周波数ｆ_ｍａｘを上げ、かつソース電極およびドレイン電極の厚みを厚くして電圧降下を小さく抑えることができる。 （もっと読む）

【課題】積層欠陥及び貫通転位の密度が十分に低いダイヤモンド薄膜構造とその製造方法を提供する。
【解決手段】本発明のダイヤモンド薄膜構造は、基板と、基板の主方位面の一部を覆うマスク材と、基板の主方位面の表面からエピタキシャル成長するダイヤモンド薄膜とで構成されるダイヤモンド薄膜構造であって、ダイヤモンド薄膜は、マスク材の上に形成され、ダイヤモンド薄膜の結晶方位は基板の結晶方位とそろっており、基板の主方位面の一部にストライプ状の溝が形成され、マスク材は、ストライプ状の溝を覆うように配置されている。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体層の欠落部分の少ない高品質のＩＩＩ族窒化物半導体層接合基板の製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物半導体接合基板の製造方法は、主表面２０ｍに現れる表面異状領域２２の大きさおよび密度が所定の範囲内のＩＩＩ族窒化物半導体基板２０を準備する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍ側にイオンを注入する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を接合する工程と、ＩＩＩ族窒化物半導体基板２０をイオンが注入された領域２０ｉで分離して異種基板１０に接合したＩＩＩ族窒化物半導体層２０ａを形成することにより、ＩＩＩ族窒化物半導体層接合基板１を得る工程と、を備える。 （もっと読む）

【課題】過度に複雑な、成長後の加工処理(post growth processing)が最小限に抑えられ、第２のいっそう厚い層と比べて非常に異なる特性を有する薄いダイヤモンド層を有する構造体を合成することが可能となる方法を提供する。
【解決手段】互いに接触している少なくとも２つの層（２０，２２）であって、各々の層は広いバンドギャップの材料でできており、各々の層は少なくとも１つの性質が他の層と相違している前記少なくとも２つの層（２０，２２）を有する生成物を製造する方法。 （もっと読む）

【課題】光の取り出し効率が高い半導体デバイスが得られる安価なＩＩＩ族窒化物半導体層貼り合わせ基板およびその製造方法ならびにＩＩＩ族窒化物半導体デバイスを提供する。
【解決手段】本ＩＩＩ族窒化物半導体層貼り合わせ基板１は、ＩＩＩ族窒化物半導体層２０ａと、ＩＩＩ族窒化物半導体層２０ａと化学組成が異なる基礎基板１０と、が貼り合わせられた基板であって、ＩＩＩ族窒化物半導体層２０ａは、基礎基板１０と接合する主面２０ｎを有し主面２０ｎに平行な２次元方向に屈折率が周期的に変化するフォトニック結晶構造層２０ｐを含む。 （もっと読む）

【課題】低コストの立方晶炭化ケイ素（３Ｃ−ＳｉＣ）単結晶薄膜を得るための立方晶炭化ケイ素単結晶薄膜の製造方法及び半導体装置を提供する。
【解決手段】立方晶炭化ケイ素単結晶薄膜の製造方法において、基板１０１の表面に犠牲層１０２を形成する第１の工程と、犠牲層の表面に少なくとも表面層が立方晶構造である立方晶半導体層１０３を形成する第２の工程と、立方晶半導体層の表面に立方晶炭化ケイ素単結晶層１０４を形成する第３の工程と、犠牲層をエッチング除去して、立方晶半導体層と立方晶炭化ケイ素単結晶層との積層体を剥離する第４の工程とを備える。 （もっと読む）

【課題】Ｓｉ結晶層上に半導体素子を備えたＳｉ以外の半導体単結晶層を備えた半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子を提供する。
【解決手段】Ｓｉ（１１１）基板（第1の基板）１０１の表面にバッファ層１０２と半導体単結晶層１０３とを順次形成する第1の工程と、半導体単結晶層１０１ａとバッファ層１０２ａとＳｉ（１１１）基板の所定の厚さ部分１０２ｂとを含む分離島１５０を形成する第２の工程と、分離島の表面を覆う被覆層２００を形成する第３の工程と、被覆層をマスクに前記Ｓｉ（１１１）基板をＳｉ（１１１）面に沿ってエッチングして剥離する第４の工程と、分離島の剥離面を別の基板（第２の基板）２０１の表面に接合する第５の工程とを備える。 （もっと読む）

【課題】積層欠陥及び貫通転位の密度が十分に低いダイヤモンド薄膜構造とその製造方法を提供する。
【解決手段】基板１０１と、基板１０１の主方位面の一部を覆うマスク材１０２と、基板１０１の主方位面の表面からエピタキシャル成長するダイヤモンド薄膜１０３とで構成されるダイヤモンド薄膜構造であって、ダイヤモンド薄膜１０３は、マスク材１０２の上に形成され、ダイヤモンド薄膜１０３の結晶方位は基板１０１の結晶方位とそろっている。ダイヤモンド基板１０１に存在する貫通転位１０４ａは、マスク材１０２で覆われていない部分のダイヤモンド基板１０１の主方位面を介してダイヤモンド薄膜１０３まで貫通するが、貫通転位１０４ｂは、マスク材１０２によってダイヤモンド薄膜１０３への伝播が遮られるため、ダイヤモンド薄膜１０３の貫通転位密度は低下し、結晶性が向上する。 （もっと読む）

【課題】従来技術と比較して、室温で十分に高いキャリア濃度を有するダイヤモンド半導体及び作製方法を提供すること。
【解決手段】ダイヤモンド基板１１（図５（ａ））上にマイクロ波プラズマＣＶＤ装置を用い、メタンを反応ガスとし、基板温度７００℃でダイヤモンド薄膜１２を１ミクロン積層する（図５（ｂ））。ダイヤモンド薄膜１２にイオン注入装置を用い、不純物１（ＶＩ族又はＩＩ族元素）を打ち込む（図５（ｃ））。その後、不純物２（ＩＩＩ族又はＶ族元素）を打ち込んだが（図５（ｄ））、注入条件は、打ち込んだ不純物がそれぞれ表面から０．５ミクロンの厚さの範囲内で、１×１０¹⁷ｃｍ^-3となるようにシミュレーションにより決定した。その後、２種類のイオンが注入されたダイヤモンド薄膜１３をアニールすることにより（図５（ｅ））、イオン注入された不純物の活性化を行い、ダイヤモンド半導体薄膜１５を得た（図５（ｆ））。 （もっと読む）

【課題】支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法を提供する。
【解決手段】複合基板は、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に設けられた接合層とを備える。窒化物半導体層の転位密度は、１×１０^８個／ｃｍ^２以下である。窒化物半導体層は、接合層側の第１面と、第１面とは反対側の第２面とを有している。第１面における転位密度と第２面における転位密度との差が１×１０^２個／ｃｍ^２以下である。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体層の結晶性が高いＩＩＩ族窒化物半導体層貼り合わせ基板を提供する。
【解決手段】本ＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから所定の深さＤの領域に水素およびヘリウムの少なくともいずれかのイオンＩを注入する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を貼り合わせる工程と、ＩＩＩ族窒化物半導体基板２０をイオンＩが注入された領域２０ｉにおいて分離することにより、ＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程と、ＩＩＩ族窒化物半導体層貼り合わせ基板１を、窒素含有ガスＮの雰囲気下７００℃以上でアニールする工程と、を備える。 （もっと読む）