【課題】温度係数が実質的に零でありながら低い電源電圧で動作する基準電圧発生回路を、ディプレッション型トランジスタを使用せずに実現する。
【解決手段】基準電圧発生回路が、演算増幅回路ＯＡ１と、抵抗素子Ｒ１１と、ダイオードＤ１１と、抵抗素子Ｒ１２と、ダイオードＤ１２と、演算増幅回路ＯＡ１の出力をゲートに受けるＰＭＯＳトランジスタＭ１１、Ｍ１２とを具備する。ダイオードＤ１２のＰＮ接合の面積の、ダイオードＤ１１のＰＮ接合の面積に対する比をｎ１１とし、ＰＭＯＳ
トランジスタＭ１１のＷ／Ｌ比のＰＭＯＳトランジスタＭ１２のＷ／Ｌ比に対する比をｎ１２としたとき、これ等のパラメータは、Ｒ１２・ｌｎ（ｎ１１・ｎ１２）／（Ｒ１２−ｎ１２・Ｒ１１）の値がほぼ２３．２５となるように調節され、これにより、演算増幅回路ＯＡ１の入力端子の電圧の温度係数が実質的に零に調節される。 （もっと読む）

【課題】 デプレッション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとを用いた基準電圧回路において、基準電圧を低電圧化する。
【解決手段】 デプレッション型ＭＯＳＦＥＴ（Ｍ１）のソースを、主トランジスタがｎ型であるソースフォロワ１１の入力端子に接続し、ソースフォロワ１１の出力端子を主トランジスタがｐ型であるソースフォロワ１２の入力端子に接続し、ソースフォロワ１２の出力はエンハンスメント型ＭＯＳＦＥＴ（Ｍ２）のゲートに接続され、
ソースフォロワ１２の出力を抵抗分割して所定の電圧を得ることを特徴とする基準電圧回路とする。 （もっと読む）

【課題】高電位の電源電圧が供給される場合であっても、回路面積の増大を招くことなく、安定して基準電圧を発生することができる基準電圧発生回路を実現する。
【解決手段】ノードｎ１１とＧＮＤ間の第１のトランジスタ３０１と、ノードｎ１１とＧＮＤ間の第２のトランジスタ３０２と、第６のトランジスタ３１３とＧＮＤ間の第３のトランジスタ３０３と、ノードｎ１２とノードｎ１１間の第４のトランジスタ３０４と、ＶＣＣ２とノードｎ１２間の第５のトランジスタ３０５と、抵抗３１２と第３のトランジスタ３０３間の第６のトランジスタ３１３と、を備える基準電圧発生回路である。第５のトランジスタ３０５の制御端子は第６のトランジスタ３１３及び抵抗３１２の接続点に接続されており、第６のトランジスタ３１３の制御端子は第２のノードｎ１２に接続されている。 （もっと読む）

【課題】電圧源からソース電流が流れず、かつ電圧源に対してシンク電流が流れ込まず、高い精度にて入力電圧を所定の比により分圧する分圧回路を提供する
【解決手段】本発明の分圧回路は、入力電圧に対応して第１抵抗に流れる電流を定電流として出力する定電流回路と、定電流が入力電流となり、第１出力電流を出力する第１カレントミラー回路と、第１出力電流が入力電流となり、第２出力電流を出力する第２カレントミラー回路と、第２カレントミラー回路の第２出力電流が出力される出力端子に接続された第２抵抗とを有し、第１カレントミラー回路及び第２カレントミラー回路のカレントミラー比と、第２抵抗及び第１抵抗の抵抗比とにより、第２抵抗の両端の電位差である分圧電圧を調整する。 （もっと読む）

【課題】プロセスバラツキの影響を抑制し、低電圧動作に適した基準電圧発生回路を提供する。
【解決手段】第１トランジスタ（以下、Ｔｒ）と大きなエミッタ面積を持つ第２Ｔｒを有し、第１増幅回路により第１Ｔｒのベースとコレクタ電圧が等しくなるよう第１と第２Ｔｒのベース電流を形成する。第１抵抗は、第２Ｔｒのエミッタと基準電位との間に設けられてバンドギャップ電圧が印加される。第３ＴｒのエミッタとＶＳＳとの間に第２抵抗が、コレタク，ベースとＶＳＳとの間に第３抵抗が設けられる。第１と第２抵抗の比により、第３Ｔｒのコレタク，ベースから出力される基準電圧の温度補償を行う。第２増幅回路は、第１と第２Ｔｒのコレタクが等しくなるよう第１ないし第３ＭＯＳのゲート電圧を形成し、第１ないし第３Ｔｒのコレタク電流をそれぞれ形成する。第１ないし第３ＭＯＳのソース側に第４ないし第６抵抗を設ける。 （もっと読む）

【課題】定電圧発生回路に対して供給される電源電圧に変動があった場合でも、所定の差分を有する電圧を精度よく発生させる定電圧発生回路、および、その定電圧発生回路を備えたＡ／Ｄ変換回路を提供する。
【解決手段】第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２および入力コモン端子１３を備えた全差動型ＯＰアンプ５０と、電源ＶＤＤとグランドとの間に直列接続された抵抗Ｒ２、抵抗Ｒ３および定電流源１０と、電源ＶＤＤとグランドとの間に直列接続された抵抗Ｒ１，Ｒ１とを備える。抵抗Ｒ２の両端子は、第１入力端子１１および第２入力端子１２にそれぞれ接続され、抵抗Ｒ１，Ｒ１の接続点は、入力コモン端子１３に接続されている。 （もっと読む）

【課題】半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さな1V以下の基準電圧を供給する基準電圧回路を提供する。
【解決手段】ダイオード（Q1）と抵抗（R4）の並列回路からなる第1の電流−電圧変換回路と、並列接続されたダイオード群（Q2）とダイオード群（Q2）の端子間に直列接続された抵抗（R1、R2）と、ダイオード群（Q2）とグランド間に接続された抵抗（R3）よりなる第２の電流−電圧変換回路と、前記第1、及び第2の電流−電圧変換回路に電流をそれぞれ供給するカレントミラー回路（M1、M2）と、記第1の電流−電圧変換回路の所定の出力電圧と前記第2の電流−電圧変換回路の所定の出力電圧とが互いに等しくなるように制御する制御手段（AP1）と、有し、第1、又は第2の電流−電圧変換回路の中間端子電圧を基準電圧Vrefとする。 （もっと読む）

【課題】 基準電圧生成回路と温度センサ回路を組み合わせたバンドギャップ回路において、基準電圧のばらつきと、温度センサ出力電圧のばらつきの双方の変動を抑えること。
【解決手段】 素子ばらつきによる基準電圧Ｖ_ｒｅｆの「頂点温度ばらつき」と「出力電圧ばらつき」を抑えるために、基準電圧の生成に関与する第１の抵抗Ｒ３の抵抗値を微調整する場合、温度センサ出力Ｖ_ＰＴＡＴを生成する第３の抵抗Ｒ４の抵抗値も同時に、同比率で微調整する。第１の抵抗Ｒ３および第３の抵抗Ｒ４は、共に可変抵抗回路で構成され、可変抵抗回路の抵抗値は、トリミング信号によって調整される。抵抗値を調整するためのトリミング信号は、例えば、トリミング回路（ＩＣに搭載されるＥＥＰＲＯＭ等）３００から出力する。 （もっと読む）

【課題】比較的簡単な回路構成を用いながら、カレントミラー回路を構成するＭＯＳトランジスタのチャネル長又はチャネル幅に誤差が生じても基準電圧値のバラツキが少ない高精度な基準電圧を得ることができるバンドギャップリファレンス回路を提供する。
【解決手段】この回路は、ＰＮ接合を有し、N型半導体に電源電位Ｖ_ＳＳが接続された複数の第１の半導体素子と、複数の第１の半導体素子のＰ型半導体に複数の第１のＮチャネルＭＯＳトランジスタを介して電流をそれぞれ供給する複数の第１のＰチャネルＭＯＳトランジスタと、第１の半導体素子とは並列接続個数又はサイズが異なるＰＮ接合を有し、N型半導体に電源電位Ｖ_ＳＳが接続された第２の半導体素子と、第２の半導体素子のＰ型半導体にインピーダンス素子及び第２のＮチャネルＭＯＳトランジスタを介して電流を供給し、複数の第１のＰチャネルＭＯＳトランジスタとカレントミラー回路を構成する第２のＰチャネルＭＯＳトランジスタとを具備する。 （もっと読む）

【課題】簡便な回路で高速に電流モード制御のためのインダクタンス電流に略比例する、もしくはインダクタンスの充電電流の２次関数となる電流を生成・出力可能とし且つスイッチングノイズの影響を低減できる電流負帰還回路およびそれを用いるDC-DCコンバータを提供する。
【解決手段】カレントミラー回路を構成する第一のPch MOSFET 21と第二のPch MOSFET 22、電流調整抵抗20、電流検出抵抗12、および、定電流源23とで電流検出部300を構成し、定電流源24、第一のスイッチ素子であってキャパシタ27への充電経路となるPch MOSFET 25、第二のスイッチ素子であってキャパシタ27の放電経路となるNch MOSFET 26、及び、キャパシタ27でもって鋸歯状波生成部400を構成し、電流検出部300と鋸歯状波生成部400とで電流負帰還回路500を構成する。 （もっと読む）

【課題】従来の基準電圧生成回路は、出力電圧が所定の電圧値を超えてしまう期間がある問題があった。
【解決手段】本発明にかかる基準電圧生成回路は、第１の電源Ｖｄｄと第２の電源Ｖｓｓとの間に設けられ、出力端子Ｖｏに対して出力電圧を出力する電圧生成回路１０と、出力端子Ｖｏと第１の電源Ｖｄｄの間に接続され、第１の電源Ｖｄｄの電圧を出力端子Ｖｏに与える起動補助回路１２と、出力端子Ｖｏの電圧の値に応じて起動補助回路１２の動作状態と非動作状態とを切り替える制御回路１３と、を有するものである。 （もっと読む）

【課題】負荷電流を温度に依存して調節するための回路構成を提供すること。
【解決手段】差動増幅器は、負荷電流ＩＬを温度の関数として調節するために第１および第２のトランジスタ（Ｑ１、Ｑ２）を有し、回路構成（２）は、２つのトランジスタ（Ｑ１、Ｑ２）が同じコレクタ−エミッタ電圧ＵＣＥ１、ＵＣＥ２にて、および１とは異なるコレクタ静止電流ＩＣ１、ＩＣ２の一定比率にて動作するように設計され、それにより回路構成（２）は、半導体の物理的特性によって決まる温度電圧によって制御され、負荷電流ＩＬを規定された形で温度の関数として調節する。さらに、このような回路構成（２）を備える自動車用ファン、および関連する方法に関する。 （もっと読む）

【課題】センサノードにおける待機時の低消費電力化を図るべく、クロック生成回路に用いられるバイアス回路の低消費電力化及び温度・電圧変動特性の改善を目的とする。
【解決手段】本バイアス回路は、カレントミラー型構造の第１と第２のＰＭＯＳトランジスタと、カレントミラー型構造の第３と第４のＮＭＯＳトランジスタと、第４のＮＭＯＳトランジスタと接地電圧間に接続された抵抗Ｒｓにより構成されるリファレンス回路において、ドレインが第４のＮＭＯＳトランジスタと抵抗Ｒｓの間のノードと連結され、かつ、ソース及びゲートが電源電圧に連結された第５のＰＭＯＳトランジスタを備える。この第５のＰＭＯＳトランジスタのリーク電流を用いて第４のＮＭＯＳトランジスタのゲート・ソース間電圧を制御する。このバイアス回路を水晶発振回路などのクロック生成回路の電流源とすることで、精度の高いクロックを低電力で生成することができる。 （もっと読む）

【課題】簡易な構成によって基準電圧発生回路の基準電圧の温度依存性を精度良く補正する。
【解決手段】第１及び第２バイポーラトランジスタＱ１，Ｑ２と、このＱ１，Ｑ２に定電流を供給するカレントミラー回路１０とを備える。Ｑ１のベースは、抵抗Ｒ１を介してカレントミラー回路１０の第１電流供給側（Ｍ１）に接続され、Ｑ１のコレクタは、抵抗Ｒ２を介してＱ１のベースに接続される。Ｑ２は、そのペースがＱ１のコレクタに接続され、コレクタは、カレントミラー回路１０の第２電流供給側（Ｍ２）に接続され、Ｒ１とＭ１との接続端に、基準電圧を出力する出力端子が設けられる。カレントミラー回路の第３電流供給側（Ｍ３）は、Ｑ１のコレクタに接続され、Ｍ３に得られる電流Ｉ₂により、基準電圧の温度依存性を補正する。 （もっと読む）

【課題】回路規模を増やさないでダイオードの持つ温度非直線性を補償した基準電圧を得、低電圧で動作する低消費電流の基準電圧回路を提供する。
【解決手段】第１、第２、第３の電流−電圧変換回路Ｉ−Ｖ１、Ｉ−Ｖ２、Ｉ−Ｖ３と、第１、第２、及び第３のカレントミラー回路Ｍ１，Ｍ２，Ｍ３と、第１の電流−電圧変換回路Ｉ−Ｖ１の出力電圧と第２の電流−電圧変換回路Ｉ−Ｖ２の出力電圧とを等する制御手段ＡＰ１とを有し、第３の電流−電圧変換回路Ｉ−Ｖ３の所定の電圧を基準電圧とし、第１の電流−電圧変換回路Ｉ−Ｖ１はダイオードに並列接続された抵抗を備え、第２の電流−電圧変換回路Ｉ−Ｖ２は並列接続された複数のダイオードと、複数のダイオードに並列接続された抵抗と、複数のダイオードと抵抗の並列回路に直列接続された抵抗と、並列回路と抵抗の直列回路に並列接続された抵抗とを備え、第３の電流−電圧変換回路（I-V３）は、抵抗を備る。 （もっと読む）

【課題】ＬＥＤ発光パワーのマイナスの温度依存性とドライバＩＣ内の基準抵抗の温度依存性を補償するもので、 所望の温度係数や出力電圧値を任意に設定可能な基準電圧発生回路、駆動回路、プリンタ及び画像形成装置を提供する。
【解決手段】本発明の基準電圧発生回路３８は、所定電圧を出力するレギュレータ回路１０１、トランジスタ１０２、抵抗１０３、１０４、１０５、１０６で構成され、レギュレータ回路１０１の出力端子はトランジスタ１０２のコレクタおよび抵抗１０３と接続され、グランド端子はグランドに接続される。抵抗１０３はトランジスタ１０２のベースと抵抗１０４に接続され、抵抗１０４はトランジスタ１０２のエミッタと抵抗１０５に接続され、抵抗１０５は抵抗１０６および基準電圧出力端子Ｖｒｅｆに接続される。 （もっと読む）

【課題】ＬＥＤ発光パワーのマイナスの温度依存性とドライバＩＣ内の基準抵抗の温度依存性を補償するためのものであって、 所望の温度係数や出力電圧値を任意に設定可能な基準電圧発生回路、駆動回路、プリントヘッドおよび画像形成装置を提供する。
【解決手段】本発明の基準電圧発生回路３９は、レギュレータ回路７１、抵抗８１、感温抵抗８２を具備し、レギュレータ回路７１の電源端子は電源ＶＤＤと接続され、出力端子は抵抗８１の一端と接続され、グランド端子は抵抗８１の他端と接続されている。またレギュレータ回路７１のグランド端子は感温抵抗８２の一端と接続され、基準電圧出力端子Ｖｒｅｆと接続される。感温抵抗８２の他端はグランドに接続されている。 （もっと読む）

【課題】 電源電圧が低くても電源電圧変動除去比が大きい基準電圧回路を提供する。
【解決手段】 電源端子１０の電源電圧が低くなり、ＮＭＯＳ７１が非飽和動作し、ＮＭＯＳ７１の出力抵抗ｒｏ７１が低くなっても、差動増幅回路６０の増幅度Ａｏが大きければ、電源電圧変動除去比ＰＳＲＲ_LFも大きくなる。よって、基準電圧回路の最低動作電圧が低くても、電源電圧変動除去比ＰＳＲＲ_LFは大きくなることができる。つまり、差動増幅回路６０の増幅度Ａｏが電源電圧変動除去比ＰＳＲＲ_LFに寄与するので、差動増幅回路６０の増幅度Ａｏが大きければ、その分、電源電圧変動除去比ＰＳＲＲ_LFも大きくなる。 （もっと読む）

【課題】消費電力を比較的小さくして、確実に起動電流を制御する。
【解決手段】電源電圧Ｖｄｄが立ち上がると、ＭＯＳトランジスタＭ１が電流を流し、ＭＯＳトランジスタＭ４がオンしてＭＯＳトランジスタＭ５がオンし、バンドギャップ回路１０に起動電流が供給される。バンドギャップ回路１０が起動すると、ＭＯＳトランジスタＭ６にバンドギャップ回路１０の定電流に応じた電流が流れ、これがＭＯＳトランジスタＭ７に流れることによって、ＭＯＳトランジスタＭ２がオフして、ＭＯＳトランジスタＭ５がオフする。 （もっと読む）

【課題】負荷となる利得可変増幅回路の負荷電流が増加するような場合であっても、所望の定電圧を出力可能な定電圧発生回路を提供する。
【解決手段】定電圧発生回路の出力回路として、あらかじめ定めた値まで低減した低出力インピーダンスの回路構成とするために、１ないし複数個のトランジスタＴＦ１，ＴＦ２，ＴＦ３を並列接続してなるエミッタフォロア回路を用いる。トランジスタＴＦ１，ＴＦ２，ＴＦ３の並列接続数を、負荷となる利得可変増幅回路で流れる負荷電流の電流レベルに応じた任意の値に設定する。また、出力回路に、出力電圧微調整用のトランジスタＴＥ１，ＴＥ２，ＴＥ３またはダイオードを、エミッタフォロア回路と電源電圧端子との間に、出力電圧の微調整レベルに応じて１ないし複数個挿入する。エミッタフォロア回路用または出力電圧微調整用のトランジスタとして、バイポーラトランジスタまたは電界効果型トランジスタのいずれかを用いる。 （もっと読む）