【課題】 デバイス特性のバラツキによる出力電圧への影響を低減した電源回路を提供する。
【解決手段】 電源回路は、カレントミラーを有する構成であり、基準電圧を発生させる。複数のトランジスタＭＰ１〜ＭＰ３がカレントミラーを構成する。複数のバラツキ緩和用素子ｒ１〜ｒ３がトランジスタＭＰ１〜ＭＰ３の各々に直列に接続されており、トランジスタＭＰ１〜ＭＰ３の特性バラツキの影響を低減する。それにより、デバイス特性のバラツキによる電源回路の出力電圧への影響が低減される。 （もっと読む）

第１カレントミラー回路（１０）は、ＰＴＡＴ電流（１２ないし１５）を第１および第２トランジスタ（Ｑ１ないしＱ４）に供給し、演算増幅器（Ａ１）は、第１トランジスタスタック（８）の第１トランジスタ（Ｑ２）のエミッタの電圧を抵抗（Ｒ１）と同じレベルに維持すると共に、第１カレントミラー回路（１０）からＰＴＡＴ電流を引き込む。主抵抗（Ｒ１）を通じて発生された補正ＰＴＡＴ電圧（ｄＶｂｅ）は、副抵抗（Ｒ３）でスケーリングされ、第１トランジスタ（Ｑ１）の未補正ベース・エミッタ電圧ＣＴＡＴと合算される。ＣＴＡＴ補正電流はＰＴＡＴ電流（１３）と合算され、そして、主抵抗（Ｒ１）を通じて発生される補正ＰＴＡＴ電圧（ｄＶｂｅ）が第１トランジスタ（Ｑ１）の未補正ベース・エミッタ電圧ＣＴＡＴのＴｌｎＴ温度曲率と相補的なＴｌｎＴ曲率を有するように、第２トランジスタ（Ｑ３）のエミッタに印加される。
（もっと読む）

【課題】素子バラツキの影響が出力電圧特性のバラツキに現れるという問題を解決する。
【解決手段】第１の電流−電圧変換回路と第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段（ＡＰ１）を有し、前記第１または第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路を有し、前記第１のカレントミラー回路からの出力電流を第３の電流−電圧変換回路を介して電圧に変換して供給する基準電圧回路において、前記第１、第２および第３の電流−電圧変換回路は、第１のダイオード（またはダイオード接続された第１のバイポーラトランジスタ）と第１の抵抗Ｒ１が直列接続され、さらに第２の抵抗Ｒ２が並列接続されてなるか、あるいは、第１のダイオード（またはダイオード接続された第２のバイポーラトランジスタ）と第１の抵抗Ｒ２が並列接続され、さらに第２の抵抗が直列接続される。 （もっと読む）

【課題】 低い電源電圧でも高精度な基準電圧を発生できると共に、外部から印加される初期化信号や複数の定電流源を必要とすることなく、回路の安定した起動を実現できる基準電圧発生回路を提供する。
【解決手段】 この基準電圧発生回路は、２つのＰＮ接合を含む回路に発生する２つの電圧を入力して出力電圧を生成する差動増幅部と、２つのＰＮ接合に電流を供給する電流供給部と、起動信号に従って差動増幅部の動作を第１の安定状態から第２の安定状態に移行させるために電流供給部を制御する制御部とを含み、差動増幅部の出力電圧に基づいて生成された第１の電圧を分圧して基準電圧として出力する定電圧回路２０と、第１の電圧に基づいて差動増幅部の動作が第１の安定状態を経過するまで起動信号を活性化する起動回路１０と、起動信号が活性化されているときに第１の電圧を減少させる起動促進回路３０とを具備する。 （もっと読む）

【課題】 ２個ダイオードを用い、チップ面積が小さいＣＭＯＳ基準電圧回路を実現する。
【解決手段】 基準電圧回路は、第１電流−電圧変換回路１３と、第２電流−電圧変換回路１５の電圧が等しくなるように制御する制御部を有し、回路１３または１５に供給される電流値に比例する電流を出力する第１カレントミラー回路を有し、前記第１カレントミラー回路からの出力電流を第３抵抗を介して流すことにより電圧を供給する。回路１３は第１ダイオードで構成され、回路１５は第２ダイオードと第１抵抗が直列接続され、さらに第２抵抗が並列接続されてなる。 （もっと読む）

【課題】バンドギャップ型基準電圧発生回路や定電流発生回路を効果的に動作させる低電圧動作回路を提供する。
【解決手段】電流ミラー回路と、前記電流ミラー回路の出力電流が供給される出力トランジスタと、を有するバンドギャップ型基準電圧発生回路を動作させる低電圧動作回路であって、前記電流ミラー回路を構成するダイオード接続された一方のトランジスタと直列接続される第１トランジスタと、前記出力トランジスタと直列接続されるとともに、前記第１トランジスタと制御電極が共通接続される第２トランジスタと、前記第１トランジスタの制御電極と、前記第１トランジスタの前記一方のトランジスタの側となる電極との電位差を、所定値以下とする複数の第３トランジスタと、を備え、前記第１トランジスタ、前記第２トランジスタ、前記複数の第３トランジスタは、電流ミラー回路を構成する。 （もっと読む）

【課題】 製造プロセスの変動や温度変動に対する変動を低減させて高精度の複数の定電流を生成しバイアス電流として供給することができる定電流回路及びその定電流回路を使用したシステム電源装置を得る。
【解決手段】 ＰＭＯＳトランジスタＭ１及びＭ２から流れる各電流ｉ１及びｉ２の一方の電流の変動に対して負帰還がかけられてその変動を打ち消すように、演算増幅回路ＡＭＰがＰＭＯＳトランジスタＭ１及びＭ２の動作制御を行い、ＰＭＯＳトランジスタＭ１及びＭ２から対応して電流が供給される２つのｐｎｐトランジスタＱ１及びＱ２に流れる電流密度の差によって生じる電位差に接続した抵抗Ｒ１に流れる定電流を基準電流とし、演算増幅回路ＡＭＰによって動作制御されたＰＭＯＳトランジスタＭＡ１〜ＭＡｎで該基準電流に比例した各電流をそれぞれ生成して出力するようにした。 （もっと読む）

ＰＴＡＴおよびＣＴＡＴ生成構成要素を含む、電圧基準回路が提供される。ＣＴＡＴ構成要素は、演算増幅器の回りのフィードバック構成内に設けられ、増幅器の入力に結合された、ＰＴＡＴ生成構成要素と組み合わされる。このＣＴＡＴ構成要素とＰＴＡＴ構成要素の組み合せは、回路の出力電圧の温度曲線補正を提供するように、実現される。
（もっと読む）

基準回路（２００，３００）は、第２のトランジスタ（Ｑ２，２２２）に動作可能に結合された第１のトランジスタ（Ｑ１，２２０）を備え且つ基準回路の正の温度依存性に対応するそれぞれのベース電流（ＩｂＱ１，ＩｂＱ２）を有する第１の電流発生器を備える。抵抗（ｒ３２２８）は、第１の電流発生器に動作可能に結合され、且つ基準回路の負の温度依存性に対応する第２の電流（Ｉｒ３）を与えるよう構成されている。第２の電流発生器（ｍ４２２４）が、抵抗及び第１の電流発生器に動作可能に結合され、第２の電流（Ｉｒ３）及びベース電流（ＩｂＱ１，ＩｂＱ２）の和として組み合わされた電流（Ｉ２）を発生する。このようにして、湾曲補償した電圧及び／又は電流基準回路の出力電圧は、実質的に線形であり、そして当該基準回路の動作温度に対して実質的に独立である。
（もっと読む）

【課題】 モニタトランジスタを使用してドライバトランジスタに流れる電流を正確に検出することができる半導体装置及びその半導体装置を使用したボルテージレギュレータを得る。
【解決手段】 ドライバトランジスタＭ１に流れる電流を検出するため、ドライバトランジスタＭ１に並列に接続された複数のＰＭＯＳトランジスタＱ１〜Ｑ４で形成したモニタトランジスタＭ１１を備え、半導体チップ２１において、各ＰＭＯＳトランジスタＱ１〜Ｑ４が形成された領域ＡＱ１〜ＡＱ４をドライバトランジスタＭ１が形成されている領域ＡＭ１の周囲、又は該領域ＡＭ１内に配置するようにした。 （もっと読む）

【課題】任意の出力電圧を供給する基準電圧発生回路を提供する。
【解決手段】ＭＯＳトランジスタM_１、M_２は第１のカレントミラーを構成する。ＭＯＳトランジスタM_２、M_３は第２のカレントミラーを構成する。ＭＯＳトランジスタM_３のドレインは、抵抗Ｒ_４を介して接地に接続される。ＭＯＳトランジスタM_４、M_５は第３のカレントミラーを構成する。ＭＯＳトランジスタM_４のドレインは抵抗Ｒ_１を介してＢＩＰトランジスタＱ_１に接続され、ＭＯＳトランジスタM_５のドレインはＢＩＰトランジスタＱ_２〜Ｑ_Ｋ＋１に接続される。ＢＩＰトランジスタＱ_１のベ−スはＭＯＳトランジスタM_５と抵抗Ｒ_１の接続点に接続される。前記接続点は抵抗Ｒ_２を介して接地に接続される。ＢＩＰトランジスタＱ_２〜Ｑ_Ｋ＋１のベ−スはＢＩＰトランジスタＱ_１に接続される。ＭＯＳトランジスタM_５とＢＩＰトランジスタＱ_２〜Ｑ_Ｋ＋１の接続点は抵抗Ｒ_３を介して接地へ接続される。 （もっと読む）

【課題】 出力電圧の温度特性を改善して，保証温度範囲を特に高温側に広げた基準電圧発生回路を提供すること。
【解決手段】 トランジスタＱ１のベース−エミッタ間電圧に差動増幅器Ｔの出力電圧を加えた電圧ＶＢＧを出力するバンドギャップ回路１に対し，補償電流印加回路２を付加した。補償電流印加回路２は，高温域で，逆方向電圧の掛かったＰＮ接合のリーク電流を増幅した電流をバンドギャップ回路１に印加する。これにより，バンドギャップ回路１の出力電圧ＶＢＧの温度特性が負となる高温域において，補償電流印加回路２の印加電流によりトランジスタＱ１のベース−エミッタ間電圧を増加させ，温度特性を緩和している。かくして，より広い温度範囲内で，許容範囲内の出力電圧ＶＢＧが得られるようになっている。 （もっと読む）

電圧発生回路１１４に含まれる第１の増幅回路（１３２）は、Ｐ型ＴＦＴ素子（Ｐ１０１，Ｐ１０２）およびＮ型ＴＦＴ素子（Ｎ１０１，Ｎ１０２）によって構成される差動回路と、定電流回路（１５０ａ，１５０ｂ）と、Ｎ型ＴＦＴ素子（Ｎ１０３）とを含む。定電流回路（１５０ａ；１５０ｂ）は、Ｐ型ＴＦＴ素子（Ｐ１３２ａ；Ｐ１３２ｂ）と、キャパシタ（Ｃ１３２ａ；Ｃ１３２ｂ）と、スイッチ（Ｓ１０４ａ〜Ｓ１０６ａ；Ｓ１０４ｂ〜Ｓ１０６ｂ）と、抵抗素子（Ｒ１３２ａ；Ｒ１３２ｂ）とからなる。キャパシタ（Ｃ１３２ａ；Ｃ１３２ｂ）は、電圧設定時、すなわちダイオード接続されるＰ型ＴＦＴ素子（Ｐ１３２ａ；Ｐ１３２ｂ）に電流が供給されているときのノード（２０４；２０８）の電圧を保持する。
（もっと読む）

【課題】 接地との間に入力電流を形成するタイプのカレントミラー回路であって、ｎｐｎ型トランジスタを用いて構成されるものを提供すること。
【解決手段】 トランジスタＱ１のエミッタとトランジスタＱ２のベースとトランジスタＱ３のベースとが互いに接続され、トランジスタＱ２のコレクタには抵抗器の一端が接続され、抵抗器の他端には電源が接続され、トランジスタＱ１のベースには抵抗器の前記一端が直接又は間接的に接続され、トランジスタＱ１のコレクタが電源に接続され、トランジスタＱ２のエミッタとトランジスタＱ３のエミッタとが共に直接又は間接的に接地され、トランジスタＱ１のベースと接地との間に入力電流を形成することで、トランジスタＱ３のコレクタ電流として出力電流を形成する。 （もっと読む）

【課題】低消費電力化が図れる基準電圧発生回路を実現する。
【解決手段】基準電圧発生回路は、出力端に所定の電圧を出力するバンドギャップ回路１１と、複数のカレントミラー回路を含み、少なくとも一つのカレントミラー回路のゲート電極は一方の電流経路に接続され、少なくとも他の１つのカレントミラー回路のゲート電極は他方の電流経路に接続され、かつ、一方又は他方の電流経路に流れる電流に応じた出力電流を出力端に供給するようにバンドギャップ回路に接続された複数カレントミラー回路３２と、バンドギャップ回路の出力端の出力電圧を検出し、検出した出力電圧に応じて、一方の電流経路と他方の電流経路の少なくとも一方に流れる電流を制御する制御手段３１とを有する。 （もっと読む）

所望の電圧の内部電圧を安定に生成する内部電圧発生回路及び電圧検出回路を提供する。電圧検出回路は、基準電圧をゲートに受ける絶縁ゲート型電界効果トランジスタと、この絶縁ゲート型電界効果トランジスタと直列に内部ノードの間に接続される電圧降下素子群を含む。基準電圧は、この絶縁ゲート型電界効果トランジスタのしきい値電圧と降下電圧を電圧成分として含む電源電圧を抵抗分割して生成される。基準電圧と内部電圧との差が所定値以上となると、この電圧降下素子群および絶縁ゲート型電界効果トランジスタに電流が流れ、検出ノードの電圧が低下し、内部電圧の低下が検出される。基準電圧はこのトランジスタのしきい値電圧及び電圧降下素子群の降下電圧を構成要素として含んでおり、これらのパラメータのばらつきを相殺して抵抗分割に所望の電圧を設定する。
（もっと読む）

ノイズおよび増幅器オフセットに対する感受性が低減された、バンドギャップ基準電圧が記載されている。バイアスが印加されたときに構成要素のトランジスタのベース幅が変化しないように回路を構成することにより、アーリー効果を取り除くことが可能となる。

（もっと読む）

【課題】 温度変化や駆動素子の特性に影響されず、負荷に流れる電流を一定とする。
【解決手段】 負荷１０１と、負荷に直列に接続された駆動用トランジスタ１０２と、定電流源１０３と、ＰＭＯＳ差動対を構成し、それぞれのソースが定電流源１０３の出力に共通に接続され、それぞれのドレインがカレントミラー回路を構成するＮＭＯＳトランジスタ１０６及び１０７のドレインにそれぞれ接続されたＰＭＯＳトランジスタ１０４及び１０５とを設け、駆動用トランジスタ１０２のドレインの電位を一定とすることにより、負荷１０１に流れる電流を一定とする。 （もっと読む）