【課題】回路の占有面積の増加および複雑な回路構成をきたすことなく、オフセットの影響を低減して基準電圧を目標値に近づけることのできる基準電圧回路および半導体集積回路の提供を図る。
【解決手段】第１および第２入力端子を有し、基準電圧VBGRを出力する第１増幅器AMPBM1と、第１負荷素子R1および第１ｐｎ接合素子Q1と、第２および第３負荷素子R2,R3並びに第２ｐｎ接合素子Q2と、を有し、さらに、前記第１増幅器に接続され、第３および第４入力端子を有する第２増幅器AMPBS1と、前記第２増幅器の前記第３および第４入力端子に入力する電圧SELB0,SELA0を発生し、前記第２増幅器を介して前記第１増幅器の前記第１および第２入力端子間のオフセット電圧を低減するオフセット調整電圧発生回路VTRIMG1と、を有するように構成する。 （もっと読む）