説明

Fターム[5H730DD21]の内容

DC−DCコンバータ (106,849) | スイッチング部(主変換部の) (10,397) | スイッチング素子の駆動 (812)

Fターム[5H730DD21]の下位に属するFターム

Fターム[5H730DD21]に分類される特許

1 - 20 / 22


【課題】スタンバイモードの消費電力を低減する。
【解決手段】第1フィードバック回路20は、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、出力電圧VOUTに応じた第1フィードバック信号VFB1を生成し、トランスT1の2次側から1次側へ伝送する。第2フィードバック回路40は、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第2出力キャパシタCo2に生ずる電圧VCCに応じた第2フィードバック信号VFB2を生成する。制御回路10は、通常モードにおいて第1フィードバック信号VFB1にもとづいて出力電圧VOUTが第1レベルと一致するように、スタンバイモードにおいて第2フィードバック信号VFB2にもとづいて出力電圧VOUTが第1レベルより低い第2レベルと一致するように、スイッチングトランジスタM1のオン、オフを制御する。 (もっと読む)


【課題】負荷電流の変動による導通損失を減らし、変換効率を向上させる。
【解決手段】電源の出力側に接続されたコンデンサC62を一端とするチョークコイルL61と、電源の入力側とチョークコイルL61の間に接続され、チョークコイルL61を介して出力電圧を制御する主スイッチング素子Q61と、回生ダイオードD61と、出力電圧に比例した電圧と基準電圧を比較して主スイッチング素子Q61をオン又はオフするコンパレータI61と、主スイッチング素子Q61のオン状態が所定の時間、継続されるように、コンパレータI61に入力される出力電圧に比例した電圧を所定の時間、変更するワンショットマルチバイブレータと、を具備する。 (もっと読む)


【課題】無負荷時または軽負荷時においても安定した高精度の定電圧制御を可能とする。
【解決手段】PWM制御信号を入力してPWM駆動信号を出力する駆動信号生成回路24において、電圧VbがHからLに変化した時、電源線27からトランジスタTP2と抵抗29を通してコンデンサ30に充電電流が流れるので、電圧Vcの立ち上がる傾きが減少してHへの反転タイミングが遅れる。電圧VbがLからHに変化した時には、コンデンサ30の放電経路に抵抗29が介在しないのでLへの反転タイミングに遅れは生じない。遅延回路31を設けたことにより電圧VcのHパルス幅が狭まり、極めて幅狭のオンパルスを出力できる。 (もっと読む)


【課題】 DCMで動作する場合にもハイサイド側を確実に導通するDC−DCコンバータおよびその制御方法を提供すること。
【解決手段】 DC−DCコンバータは、電源電圧VBとハイサイドnchトランジスタFET1のソースとの間にカップリング容量を備え、ハイサイドnchトランジスタFET2のソースおよび接地電位の間にスイッチ部が接続される。スイッチ部は、ハイサイドnchトランジスタFET1の導通に先立ち導通し、ハイサイドnchトランジスタFET1の導通に同期して非導通となる。ハイサイドnchトランジスタFET1が導通することを検知するハイサイド側nchFET導通予測部30Aは、エラーアンプ出力信号EAおよび三角波発振器出力信号DOが交差するタイミングよりも早いタイミングで交差するように、三角波発振器出力信号DOにオフセットを付与する。 (もっと読む)


【課題】駆動回路の出力ノードが高い電圧に維持される場合でも安定した電圧を供給することが可能な駆動回路技術を提供すること。
【解決手段】入力端子INと出力ノードLX間に接続されたスイッチング素子M1と、第一電圧VBSTを発生させる第一電源回路30と、出力ノードLXの電圧を基準となる負側電源電圧とし、第一電圧VBSTを正側電源電圧とし、出力によりスイッチング素子M1を駆動する第一ドライブ回路10とを有し、第一電源回路30の基準となる負側電源電圧として出力ノードLXの電圧を用いる。スイッチング素子M1は、入力端子INにドレインまたはコレクタが接続され、出力ノードLXにソースまたはエミッタが接続されたNチャンネルMOSFETまたはNPNトランジスである。 (もっと読む)


【課題】低コストで実現でき、小型化、低消費電力化及び高周波化に資するとともに、フリップフロップ回路の誤動作を防止するレベルシフト回路及びレベルシフト回路を用いたスイッチング電源装置を提供する。
【解決手段】それぞれ一端がレベルシフト電源に接続された抵抗R1、R2と、抵抗R1の他端にドレインが接続されたトランジスタMN3と、抵抗R2の他端にドレインが接続されたトランジスタMN4と、入力信号に基づいてトランジスタMN3,MN4のオン/オフを制御するパルス発生回路10と、トランジスタMN3がオンである場合にセット信号、トランジスタMN4がオンである場合にリセット信号を生成する制御部と、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ12とを備える。 (もっと読む)


【課題】電源装置におけるEMIの発生とスイッチング素子の温度上昇とのいずれを抑制するかを該電源装置が映像表示パネルに供給する電力に応じて調整することが可能な映像表示装置を提供すること。
【解決手段】テレビジョン受像機Xは,映像を表示する液晶パネル18と,入力されるスイッチング信号によりスイッチング動作をすることによって,液晶パネル18に供給する電力を制御するFET11a,11bを含むDC−DCコンバータ10とを備えてなり,DC−DCコンバータ10が液晶パネル18に供給する電力に応じて,スイッチ13a,13bによるゲート用抵抗12a,12bの両端の短絡の有無を切り換えることによって,FET11a,11bへのスイッチング信号の入力経路の抵抗値を設定する。 (もっと読む)


【課題】 寄生発振を防止できて誤動作を防止でき、簡素な構成で従来の対策技術と併用でき、あるいは単独に適用し得るスイッチング素子の誤動作防止回路を提供すること
【解決手段】 スイッチング素子S1,S2,…はMOSFETとし、それらMOSFETはドレイン,ソースをそれぞれ接続して並列接続とし、ゲートも同様に並列接続するが各自ゲートとゲート集合点gとの間にゲート抵抗Rをそれぞれ直列に設けて接続する。ドレイン集合点dはトランスTの1次側の一端へ接続し、ソース集合点sは接地し、そしてトランスTの1次側の他端は回路電源Vccへ接続させ、ゲート集合点gへゲート制御信号を加えることでMOSFETをオン・オフ動作(並列動作)させる。各ゲートへ連なるゲート集合点gと各ソースへ連なるソース集合点sとの間にコンデンサCを渡して設ける。短い周期の電位変動がゲートへ加わったとき、コンデンサCが吸収する。 (もっと読む)


【課題】電源回路においてトランジスタに要求される耐電流性能を軽減する。
【解決手段】電源回路178は、バッテリ136からの入力電圧を異なる電圧に変換し、電源として出力する。この電源回路178において、パルス出力回路201によりパルス信号が出力されてからトランジスタ203のゲート−ソース端子間電圧Vgにおけるテラス期間Tterが終了するまでの時間が、パルス信号の最小パルス幅Tonminを超えるように、ゲート抵抗202の抵抗値Rgが決定される。 (もっと読む)


【課題】軽負荷時の効率を向上したDC/DCコンバータを提供する。
【解決手段】重負荷用のFET103、105と軽負荷用のFET107、109が入力端子101とグラウンドとの間に接続される。ドライバ制御回路169は演算増幅器159の出力に応じて、重負荷時にはFET103、105を選択し、軽負荷時にはFET107、109を選択して同期整流方式でスイッチング制御する。軽負荷用のFET107、109は、軽負荷時に発生するFET損失が小さいものを選択する。 (もっと読む)


【課題】効率を向上させたDC/DCコンバータを提供する。
【解決手段】出力部104で相互に接続され同期整流方式で動作する1対のFET103、105と出力部に接続されインダクタンスの変更が可能な可変インダクタ107とを有する。ドライバ制御回路165は、出力電流測定回路109、151の出力に応答して、出力電流の低下の程度に応じて可変インダクタのインダクタンスを増大させかつ三角波発振回路157のスイッチング周波数を低下させてスイッチング制御をする。リップル電圧が上昇することがないため出力電流に応じて広範囲にスイッチング周波数を変化させて、FET損失を軽減することができる。 (もっと読む)


【課題】負荷電流変動時の応答試験を行うために必要とするテスタ内部にある可変電流源を備えることなく、負荷状況を疑似的に模擬可能な電源制御回路、電源装置、および電源制御方法を提供すること。
【解決手段】周期的なスイッチング動作により電力を供給することで電源装置の出力電圧を制御する際に、負荷擬制部が、周期的な変動信号または目標電圧に対する出力電圧の差電圧に応じてスイッチング動作による電力供給期間に対応する調整基準信号の少なくとも何れか一方に対して、オフセット値を付加することにより、出力電圧に対する負荷の増大を擬制する。 (もっと読む)


【課題】効率の低下を抑えつつ、輻射ノイズの低下をすることができるDC−DCコンバータ及びシステム電源を提供すること。
【解決手段】第1DC−DCコンバータ20aは、ワンセグ受信機、無線通信機に第4、第5電源電圧を供給する第4、第5DC−DCコンバータが動作する場合、第1DC−DCコンバータ20aは、スイッチング回路38を駆動するドライバ部37の駆動能力を小さくている。また、第1DC−DCコンバータ20aは、この駆動能力を3段階で大きくしている。これにより、第1DC−DCコンバータ20aのスイッチングの立ち上げ時間及び立ち下げ時間を長くする。 (もっと読む)


【課題】スイッチング時に生じる電力損失を低減することが可能な半導体素子駆動装置及び電圧変換装置等を提供することを目的とする。
【解決手段】並列接続された複数の半導体素子を含むスイッチング手段21と、前記複数の半導体素子を駆動する駆動手段30と、前記駆動手段30を制御する制御手段40と、を有する半導体素子駆動装置であって、前記制御手段40は、前記スイッチング手段21の出力する電流値を監視する電流値監視手段44と、前記駆動手段30の駆動状態を監視する駆動状態監視手段43と、前記スイッチング手段21及び前記駆動手段30の電気特性に関する情報を記憶する情報記憶手段42と、前記電流値監視手段44の監視する前記電流値、前記駆動状態監視手段43の監視する前記駆動状態、及び、前記情報記憶手段42の記憶する前記情報に基いて、前記複数の半導体素子のうちの一部を停止する半導体素子停止手段41と、を有することを特徴とする。 (もっと読む)


【課題】高電圧入力が可能で、しかもチップ面積を小さくすることができ、応答速度も速くすることができる降圧型スイッチングレギュレータを得る。
【解決手段】スイッチングトランジスタM1のオン/オフ制御を行う第1ドライブ回路3の正側電源入力端にダイオードD2を介して第1電源回路4からの電源電圧VLを入力すると共に、第1ドライブ回路3の負側電源入力端を接続部LXに接続し、更に第1ドライブ回路3の正側電源入力端と接続部LXとの間にブートストラップコンデンサC1を接続して、第1ドライブ回路3の電源電圧を低耐圧トランジスタの耐電圧以下になるようにした。 (もっと読む)


【課題】寄生インダクタンスの低減を図ることができ、ひいては、スイッチング損失の低減を図ることのできるDC−DCコンバータを提供する。
【解決手段】ゲートドライバ回路10、パワーMOSFET20a、MOSトランジスタ20b、ダイオード30a、出力平滑用コイル40a及び出力平滑用コンデンサ40bを、例えば単結晶シリコンSiからなる同一の半導体チップ60内に近接配置するとともに、この半導体チップ60に形成された配線層を通じてこれら構成要素を電気的に接続する。 (もっと読む)


【課題】軽負荷・無負荷時にもブートストラップ回路に用いられるコンデンサに十分な充電が可能で、本来の降圧コンバータの性能を阻害することのないブートストラップ回路および該回路を用いる降圧コンバータを提供する。
【解決手段】PWM信号11によりハイサイドのドライバ12を介してスイッチング素子Q1(13)をオン/オフし、スイッチング素子Q1(13)のオン期間に同期してスイッチQx(112)をオンすることでCB−端子をスイッチング素子Q1(13)のソース端子に接続し、スイッチング素子Q1(13)のオフ期間に同期してスイッチQy(114)をオンすることでCB−端子を接地する構成(コンデンサ充放電経路形成手段)110を付加する。これにより、ブートストラップ回路に用いられるコンデンサCB(6)のCB−端子を降圧コンバータ回路から分離・独立させる。 (もっと読む)


【課題】 高い入力電圧が印加されるDC/DCコンバータであっても、パワートランジスタの駆動時のスイッチング損失を少なくして高効率化を図れるDC/DCコンバータ並びにスイッチング電源用ICを提供する。
【解決手段】 DC/DCコンバータ(10)のパワートランジスタ(Q1,Q2)をオン・オフ駆動するドライブ回路(21,22)に、シリーズレギュレータなどのレギュレータ回路(23,24)により入力電圧(Vin)より小さな動作電圧を生成させて供給する構成とした。また、レギュレータ回路(23,24)によりパワートランジスタ(Q1,Q2)の特性に応じた動作電圧(Vd1,Vd2)を生成させて、パワートランジスタの安定した駆動とスイッチング損失の低減との両方を満たすようにした。 (もっと読む)


【課題】 過電流状態を検出して保護可能な降圧型スイッチングレギュレータの制御回路を提供する。
【解決手段】 降圧型スイッチングレギュレータ200の制御回路100において、ドライバ回路10は、デューティ比が制御されるパルス幅変調信号Vpwmにもとづき、第1、第2ゲート電圧Vg1、Vg2を生成する。比較部30は、スイッチングトランジスタM1の両端の電圧ΔVと所定のしきい値電圧Vthを比較し、スイッチングトランジスタM1の両端の電圧がしきい値電圧を上回ると、所定レベルの比較信号SIG1を出力する。第1保護回路である強制オフトランジスタ40は、比較部30から所定レベルの比較信号SIG1が出力される期間、スイッチングトランジスタM1を強制的にオフする。第2保護回路50は、比較信号SIG1をモニタし、所定の第1期間継続して所定レベルが出力されると、制御回路100を停止状態とする。 (もっと読む)


【課題】 過電流状態を検出して保護可能な降圧型スイッチングレギュレータの制御回路を提供する。
【解決手段】 ドライバ回路10は、スイッチングレギュレータの出力電圧Voutが所定の基準電圧に近づくように、そのデューティ比が制御されるパルス幅変調信号Vpwmにもとづき、スイッチングトランジスタM1および同期整流用トランジスタM2のゲートに印加すべき第1、第2ゲート電圧Vg2を生成する。比較部30は、スイッチングトランジスタM1の両端の電圧ΔVと所定のしきい値電圧Vthを比較し、スイッチングトランジスタM1の両端の電圧ΔVが所定のしきい値電圧Vthを上回ると、所定レベルの比較信号を出力する。ラッチ回路40は、比較部30から出力される比較信号Vcmpをラッチする。ドライバ回路10は、ラッチ回路40において比較信号Vcmpがハイレベルにラッチされる期間、スイッチングトランジスタM1を強制的にオフする。 (もっと読む)


1 - 20 / 22