【課題】オン駆動用スイッチング素子がオン故障等した場合であっても、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】オン駆動用抵抗１２１ｂとオフ駆動用抵抗１２２ｂの抵抗値は、オン駆動用ＦＥＴ１２１ａとオフ駆動用ＦＥＴ１２２ａがともにオンした場合に、ＩＧＢＴ１１０ｄのゲート電圧が、オン電圧が増加するオン、オフの閾値電圧付近の所定範囲外であって、オン、オフの閾値電圧より低くなるように設定されている。そのため、オン駆動用ＦＥＴ１２１ａがオン故障等したときにオフ駆動用ＦＥＴ１２２ａがオンしても、オン電圧が増加してＩＧＢＴ１１０ｄの発熱が増大することなく、ＩＧＢＴ１１０ｄをオフすることができる。従って、ＩＧＢＴ１１０ｄの熱破壊を防止することができる。 （もっと読む）

【課題】自己インダクタンスを有する接続ラインを用いてなる電力変換装置において、スイッチング素子をターンオンまたはオフしたときに、電流経路とスナバコンデンサとが共振することを抑制することができ、配置の自由度を向上させることができる電力変換装置を提供する。
【解決手段】一対の接続ライン２０、３０の少なくとも一方の接続ラインに、当該接続ラインよりも自己インダクタンスが低いと共に抵抗値が高い補助配線２１〜２３、３１〜３３を備える。そして、補助配線２１〜２３、３１〜３３を含んで構成される電流経路の自己インダクタンスを、一対の接続ライン２０、３０を含んで構成される電流経路の自己インダクタンスより小さくする。 （もっと読む）

【課題】オン駆動用スイッチング素子がオン故障してスイッチング素子をオフできない異常状態になっても、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】制御回路１２８は、オン駆動用ＦＥＴ１２１ａのゲート電圧がオンしない電圧であるにもかかわらず、ドレイン−ソース間電圧がオンした際の電圧であるとき、オン駆動用ＦＥＴ１２１ａがオン故障していると判断する。そして、駆動用電源回路１２０の動作を停止させ、駆動用電源回路１２０からの電圧の供給を遮断する。その結果、ゲート電圧がオン、オフする閾値電圧より低くなり、ＩＧＢＴ１１０ｄがオフする。そのため、オン駆動用ＦＥＴ１２１ａがオン故障してＩＧＢＴ１１０ｄをオフできない異常状態になっても、ＩＧＢＴ１１０ｄの熱破壊を防止できる。 （もっと読む）

【課題】消費電力を低減した駆動装置を提供する。
【解決手段】コイルに電流を供給する第１Ｎ型ＭＯＳＦＥＴと、前記第１Ｎ型ＭＯＳＦＥＴと直列接続され、前記コイルから電流が供給される第２Ｎ型ＭＯＳＦＥＴと、前記第２Ｎ型ＭＯＳＦＥＴがオフしているときに前記第１Ｎ型ＭＯＳＦＥＴをオンするように第１駆動信号を出力する第１駆動回路と、前記第１Ｎ型ＭＯＳＦＥＴがオフしているときに前記第２Ｎ型ＭＯＳＦＥＴをオンするように第２駆動信号を出力する第２駆動回路と、ドレインソース路が前記第１駆動回路の出力及び前記第１Ｎ型ＭＯＳＦＥＴのゲートの間に接続されるＰ型ＭＯＳＦＥＴと、前記第１Ｎ型ＭＯＳＦＥＴ及び前記Ｐ型ＭＯＳＦＥＴのゲートソース間電圧を共に所定電圧にクランプするクランプ回路と、前記Ｐ型ＭＯＳＦＥＴのドレインソースに並列接続される第１抵抗と、を備えた駆動装置である。 （もっと読む）

【課題】本発明はキャリア周波数が増加しても出力電圧の低下を抑える電源回路を提供することである。
【解決手段】直流電力を交流電力に変換し、かつ上アームおよび下アームを構成する複数のスイッチング素子からなるインバータ回路と、前記複数のスイッチング素子を制御する制御回路と、前記制御回路からの信号に基づき、前記複数のスイッチング素子を駆動する駆動回路と、前記駆動回路に電力を供給する絶縁型電源回路と、を有し、前記制御回路は、前記電源回路から前記駆動回路に出力する電源電圧を制御し、前記駆動回路は、キャリア周波数、および前記電源電圧に基づいて前記複数のスイッチング素子を駆動し、前記電源回路は、前記駆動回路に出力された電圧を電源制御ＩＣに出力するフィードバック回路を有し、前記フィードバック回路は前記キャリア周波数の変化に基づいて前記電源制御ＩＣに出力する電圧を制御するダミー回路を有する。 （もっと読む）

【課題】出力電圧の異なる複数の電源を備えた、電圧駆動型素子を駆動する駆動装置で、駆動電源と電圧駆動型素子との接続部の電圧降下を抑制する。
【解決手段】 駆動装置の駆動電源は、複数の直流電源を備えており、複数の直流電源のうち、最も出力電圧の絶対値が大きい第１直流電源は、第１スイッチング素子を介して接続部と接続しており、複数の直流電源のうち、第１直流電源よりも出力電圧の絶対値が小さい１つ以上の第２直流電源の各々は、第２スイッチング素子および電流低減素子を介して接続部と接続している。第１スイッチング素子および第２スイッチング素子のそれぞれは、対応する直流電源と接続部とを導通状態と非導通状態とに切替えると共に、導通状態としたときに流れる電流と逆方向の電流の向きを順方向とする寄生ダイオードを有する半導体素子である。 （もっと読む）

【課題】１個のデッドタイム生成回路を用いて、直列に接続されている２つのスイッチング素子を駆動する２系統の信号のそれぞれ対してデッドタイムを設けることができ、ＩＣ化した場合に外付けコンデンサを１個にすることができるドライブ回路を提供する。
【解決手段】
コンデンサ１３ａを用いて信号Ｖａ０をデッドタイムよりも短い時間遅延させる遅延回路２ａと、コンデンサ１３ｂを用いて信号Ｖｂ０をデッドタイムよりも短い時間遅延させる遅延回路２ｂと、コンデンサ２３を用い、信号Ｖａ０および信号Ｖｂ０の立ち上がりのタイミングからデットタイム分遅延させたタイミングで立ち上がる周期Ｔ／２のデッドタイム生成用信号Ｖ６を生成するデッドタイム生成回路３と、デッドタイム生成用信号Ｖ６に基づいてデッドタイムが設けられた信号Ｖａ７および信号Ｖｂ７とを生成するＡＮＤ回路１７ａ、１７ｂとを設ける。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１のコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。また、ｄｉ／ｄｔ帰還部２３は、ＩＧＢＴ１１がターンオンするときに、図示せぬＦＷＤの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。このようなｄｉ／ｄｔ帰還部２３は、帰還電圧ＶＦＢを駆動信号の電圧の一部として印加するタイミングを遅延させる遅延フィルタとして、ＬＰＦ回路２０１を備えている。ＬＰＦ２０１の遅延量、即ちインダクタンスＬｄを適度に調整することで、還流ダイオードの電圧におけるサージ電圧を低減させることができる。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】ターンオフ用ｄｉ／ｄｔ帰還部２３ＯＦＦは、ＩＧＢＴ１１Ｕがターンオフするときに、ＩＧＢＴ１１Ｕのコレクタ電流Ｉｃの時間変化に基づいて、帰還電圧ＶＦＢを生成する。ターンオン用ｄｉ／ｄｔ帰還部２３ＯＮは、ＩＧＢＴ１１Ｕがターンオンするときに、ＦＷＤ１２Ｄの転流電流ＩＦＷＤに基づいて、帰還電圧ＶＦＢを生成する。この場合、ターンオン用ｄｉ／ｄｔ帰還部２３ＯＮは、転流電流ＩＦＷの方向が、リバースリカバリー区間に対応する方向、即ち図１３に示すＦＷＤ１２Ｄのカソードからモータ等の負荷Ｌ側に流れる方向である場合、帰還電圧ＶＦＢを生成し、それ以外の場合、帰還電圧ＶＦＢの生成を禁止する。 （もっと読む）

【課題】半導体素子のスイッチング時において、スイッチング損失の増加を抑制しつつ、サージ電圧を低減すること。
【解決手段】電子回路１の半導体素子駆動回路１３は、ゲート抵抗２１と、電圧源２２と、ｄｉ／ｄｔ帰還部２３と、バッファ１１１と、を備えている。バッファ１１１は、従来良く使われる方式であるトランジスタ１１１ｔａ，１１１ｔｂで構成されるＩＧＢＴ駆動用のバッファ回路の少なくとも一部である。ｄｉ／ｄｔ帰還部２３は、トランス１２１と、抵抗１２２と、を備えている。即ち、トランス１２１が、ｄｉ／ｄｔ検出部及びゲイン部に対応する。なお、電圧源２２とバッファ１１１とを結ぶ経路に抵抗１２２が直列接続され、抵抗１２２の両端が、トランス１２１の２次側に接続されており、当該経路上の抵抗１２２の両端の間が、電圧源に対応する。 （もっと読む）

【課題】通常動作への影響（消費電流やＲｏｎ）を低減しつつ、デバイスの誤オンの防止と高速ターンオフとを実現することができる絶縁ゲート型デバイスの駆動回路を提供する。
【解決手段】パワーＭＯＳＦＥＴ８のゲート−ソース間にパワーＭＯＳＦＥＴ８のゲート電圧を下げるためのゲート電圧制御用ＭＯＳＦＥＴ１４を設け、ゲート電圧制御用ＭＯＳＦＥＴ１４のゲート−ドレイン間にプルアップ素子としてＮ型デプレッションＭＯＳＦＥＴ２５を設ける。そして、Ｎ型デプレッションＭＯＳＦＥＴ２５を、パワーＭＯＳＦＥＴ８のドレイン電圧Ｖｄが急激に持ち上げられたときに発生する、パワーＭＯＳＦＥＴ８のゲート−ドレイン間の寄生容量Ｃｇｄの充電電流Ｉｒによって駆動されるように構成する。 （もっと読む）

【課題】電圧制御形のスイッチング素子Ｓ＊＃の導通制御端子の電圧が正常時におけるシリーズレギュレータ２２の出力電圧（ゲート印加電圧ＶｇＨ）よりも低くなる中間電圧異常に対処できないこと。
【解決手段】ウィンドウコンパレータ７０は、ゲート電圧Ｖｇｅが、スイッチング素子Ｓ＊＃がオン状態に切り替わる電圧とゲート印加電圧ＶｇＨとの間の中間電圧であると判断されることで、論理「Ｈ」の信号を出力する。この信号は、ローパスフィルタ７２を介して中間電圧異常検出部７４に取り込まれる。中間電圧異常検出部７４では、ローパスフィルタ７２の出力が論理「Ｈ」となることで、放電用スイッチング素子３０、ソフト遮断用スイッチング素子４２およびオフ保持用スイッチング素子６０をオン操作して且つ、充電用スイッチング素子２４およびシリーズレギュレータ２２をオフ状態に切り替える。 （もっと読む）

【課題】発振信号にノイズが発生してデッドタイムパルスが短くなる場合でも、ハイサイドドライブ信号およびローサイドドライブ信号を切り替えて出力することが可能なドライブ信号生成回路を提供する。
【解決手段】ドライブ信号生成回路１は、第１のパルス信号を出力するデッドタイムパルス生成回路１ａと、第２のパルス信号Ａを出力するデッドタイム調整回路１ｂと、第３のパルス信号Ｂを出力する補償パルス生成回路１ｃと、第２のパルス信号Ａと第３のパルス信号Ｂとの論理和を演算し、この演算結果に応じた第４のパルス信号Ｚを出力するＯＲ回路１ｄと、第４のパルス信号Ｚに応じて、ハイサイドドライブ信号ＳＨおよびローサイドドライブ信号ＳＬを出力する論理回路１ｅと、を備える。 （もっと読む）

【課題】作業者のアームの誤解による電圧検出配線とスイッチング配線の誤配線を検出できる電力変換装置のゲートパルス誤配線検出方法を提供することにある。
【解決手段】複数の半導体素子で形成され、一方端を三相交流電源に接続され、他方端を直流端子として直流端子間に直流コンデンサを接続し、制御装置から半導体素子にゲートパルスを与える配線を備え、一方端の線間または星状にコンデンサを接続し、低減電圧を所定時間印加して直流コンデンサを充電した後、制御装置から半導体素子に所定の複数パターンでゲートパルスを与えてこのときの三相交流の各相電流を検知し、複数パターンでのゲートパルスを与えた半導体素子とこのときの三相交流の各相電流の関係を記憶し、制御装置から半導体素子にゲートパルスを与える配線が健全であるときの記憶された関係と、同じ手順により今回記憶された関係とからゲートパルスを与える配線の誤配線を検知する。 （もっと読む）

【課題】 安定した高い信頼性のゲート駆動回路を有する電力変換装置を提供することを達成する。
【解決手段】 半導体スイッチング素子１０によって構成される電力変換装置において、半導体スイッチング素子１０の各々の制御電極を制御する制御回路が、半導体スイッチング素子１０の主電極間に印加される電圧に比例する第一の電圧信号を生成する電圧検出手段２１と、第一の電圧信号の低域信号を取り出して第二の電圧信号を生成する低域通過フィルタ２２と、第一の電圧信号と前記第二の電圧信号との差分を第三の電圧信号として得る減算手段２３と、第三の電圧信号に応じて半導体スイッチング素子１０の制御電極に印加する電圧を調整することで、安定した高い信頼性のゲート駆動回路を有する電力変換装置を提供する。 （もっと読む）

【課題】回路が複雑でなく、スイッチング素子の保護機能を向上することができる電源装置を提供する。
【解決手段】電源装置１０は、一端が電源端子に接続され、他端が出力端子に接続された主スイッチング素子１５と、カソード端子が主スイッチング素子の他端に接続され、アノード端子が接地された整流素子と、主スイッチング素子を制御する制御信号を電圧レベル変換して出力するレベルシフト回路と、ドライバ回路と、レベルシフト回路とドライバ回路に電源供給するブートストラップ回路と、電源からの電圧を所定の電圧に変換してブートストラップ回路に電源供給するレギュレータとを備えた電源装置であって、主スイッチング素子をオンする制御信号が入力されている期間中は、レギュレータからブートストラップ回路への電源供給を遮断するレギュレータ電源供給遮断手段２３を設けた。 （もっと読む）

【課題】半導体電力変換装置内に設けられた半導体スイッチを冷却するヒートシンクと半導体電力変換装置内の空気との温度差により発生するヒートシンク表面の結露を防止する。
【解決手段】半導体スイッチを冷却するヒートシンク周囲に設けられたヒートシンク周囲の空気の温度を検出するヒートシンク周囲温度検出器と、ヒートシンク表面温度を検出するヒートシンク表面温度検出器により検出されたそれぞれの温度から、ヒートシンク表面温度とヒートシンク周囲温度との差を所定の値となるようにヒートシンクへ供給される冷却液の量を可変することで、ヒートシンク表面に発生する結露を防止する。 （もっと読む）

【課題】
本発明は、ＦＥＴ１の劣化ないし破壊を防止するための保護回路を提供することを目的とする。
【解決手段】
主スイッチ２をＯＮすると＋電源３および−電源４に電圧が供給されコンデンサＣ３およびＣ４により＋電源と−電源は徐々に立ち上がる。この時電子スイッチ２１はＯＦＦに設定されている。−電源４が規定値まで立ち上がると電子スイッチ２１はＯＮとなりＦＥＴ１のドレインに＋電源３が印加される。主スイッチ２をＯＦＦとすると＋電源３と−電源４はコンデンサＣ３およびＣ４により徐々に電圧は下がり始める。−電源が下がり始めると電子スイッチ２１はＯＦＦとなりＦＥＴ１のドレイン電圧７はＯＦＦとなる。
（もっと読む）

【課題】ｄｖ／ｄｔ印加時に誤動作を防止し且つローサイド側からハイサイド側へ信号を伝達し低電圧でも広い範囲で動作するレベルシフト回路。
【解決手段】ｄｖ／ｄｔ過渡信号が印加され且つ入力信号が入力されないとき第１抵抗R1を含むセット側負荷抵抗R1,R9,MP1のオン抵抗及び第２抵抗Ｒ２を含むリセット側負荷抵抗R2,R10,MP2のオン抵抗を第１抵抗及び第２抵抗よりも小さくし、トランジスタMN3がオンである場合にセット信号を生成し且つセット側負荷抵抗をリセット側負荷抵抗よりも大きくし、トランジスタMN4がオンである場合にリセット信号を生成し且つリセット側負荷抵抗をセット側負荷抵抗よりも大きくする制御部MN1,MN2,MP1,MP2,R1,R2,R9,R10、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ12を備える。 （もっと読む）

【課題】ｄｖ／ｄｔ印加時に誤動作を防止し且つローサイド側からハイサイド側へ信号を伝達し低電圧でも広い範囲で動作するレベルシフト回路。
【解決手段】トランジスタＭＮ３とトランジスタＭＮ４とをオン／オフさせるパルス発生回路１０、第１抵抗Ｒ１の両端に第３抵抗Ｒ９と非線形特性を有し且つ一定以上のｄｖ／ｄｔ過渡信号が印加された場合にオンするダイオードＤ３〜Ｄ６とが接続された直列回路、第２抵抗Ｒ２の両端に第３抵抗と同じ抵抗値を有する第４抵抗Ｒ１０とダイオードとが接続された直列回路、ＭＮ３がオンである場合にセット信号、ＭＮ４がオンである場合にリセット信号を生成し、ＭＮ３のドレインにおける電位とＭＮ４のドレインにおける電位との間において電圧差が生じていない場合にはいずれの信号も生成しない制御部、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ１２を備える。 （もっと読む）