説明

Fターム[5H740BA11]の内容

電力変換一般 (12,896) | 主回路スイッチング素子 (1,744) | トランジスタ (1,563)

Fターム[5H740BA11]の下位に属するFターム

Fターム[5H740BA11]に分類される特許

21 - 40 / 815


【課題】3相インバータを構成するスイッチング素子の操作信号の伝送と駆動回路への電力の供給とをトランス1つで行なうことが困難なこと。
【解決手段】マイクロプロセッサ50から出力される操作信号g¥#は、エンコーダ41にてマンチェスタ符号にて符号化され、1次側コイルW1の印加電圧信号となる。2次側コイルW2uには、電源回路60およびデコードユニット70が並列接続されている。電源回路60は、スイッチング素子Supの駆動部20の電源を生成する。これに対し、デコードユニット70は、2次側コイルW2uに伝送された電圧信号の復号処理をすることで、スイッチング素子Supの操作信号gupを抽出し、駆動部20に出力する。 (もっと読む)


【課題】スイッチ素子の耐圧保護回路について、損失を抑制しつつ、設計容易性を向上させること。
【解決手段】耐圧保護回路1は、キャパシタC1、C3と、インダクタL1、L2と、スイッチ素子Q3と、制御回路10と、を備える。キャパシタC1の他方の電極には、直流電源Vinの正極が接続され、キャパシタC1はサージ電圧を吸収する。キャパシタC3の一方の電極には、ダイオードD4を介して直流電源Vinの正極が接続される。キャパシタC1の一方の電極には、インダクタL1を介してキャパシタC3の他方の電極が接続されるとともに、スイッチ素子Q3のドレインが接続される。スイッチ素子Q3のソースには、直流電源Vinの負極が接続され、スイッチ素子Q3のゲートには、制御回路10が接続される。制御回路10は、キャパシタC1の端子間電圧が閾値電圧以上であれば、スイッチ素子Q3をスイッチングさせる。 (もっと読む)



【課題】簡単な回路構成により誤動作を防止できる半導体装置を得る。
【解決手段】パワー素子Q1とパワー素子Q2がトーテムポール接続されている。駆動回路1が入力信号INに応じてパワー素子Q2を駆動し、駆動回路2が入力信号/INに応じてパワー素子Q1を駆動する。駆動回路1は、電源に接続された高圧端子と、低圧端子とを有する。抵抗R1の一端がパワー素子Q2のエミッタに接続され、抵抗R1の他端が駆動回路1の低圧端子に接続されている。スイッチング素子Q3が駆動回路1の高圧端子と抵抗R1の一端との間に接続されている。スイッチング素子Q3は入力信号INに応じてオン・オフする。入力信号INがオフ信号の場合に、駆動回路1は低圧端子の電圧VGNDをパワー素子Q2のゲートに供給してパワー素子Q2はオフする。入力信号INがオフ信号の場合に、スイッチング素子Q3はオンする。 (もっと読む)


【課題】 半導体装置における負荷電流のゼロ交差検出を提供する。
【解決手段】 ゲート電極と、エミッタとコレクタ電極との間の負荷電流経路と、を有する逆導通トランジスタを含む回路装置が開示される。トランジスタは、負荷電流経路を介し順方向と逆方向に負荷電流を導通できるようにするとともにゲート電極においてそれぞれの信号により活性化または非活性化されるように構成される。回路装置はさらにゲート制御手段と監視手段を含む。ゲート制御手段はゲート電極に接続されるとともに、トランジスタが逆導通状態である場合にゲート電極を介しトランジスタを非活性化するまたはトランジスタの活性化を防止するように構成される。監視手段は、トランジスタが非活性化されるまたは非活性化がゲート制御手段により防止されている間に負荷電流がゼロを交差するときに発生する逆導通トランジスタのコレクタ−エミッタ電圧の突然の上昇を検出するように構成される。 (もっと読む)


【課題】スイッチング素子のターンオン直後における、過電流保護回路の誤動作防止と過電流検出遅れ防止とを両立させる。
【解決手段】半導体装置は、スイッチング素子1のセンス端子に流れるセンス電流を電圧(センス電圧)に変換するセンス抵抗4と、センス電圧が閾値を越えたときにスイッチング素子1の保護動作を行う過電流保護回路3とを備える。過電流保護回路3は、上記閾値を、第1基準電圧VREF1またはそれよりも低い第2基準電圧VREF2に切り替えることができる。過電流保護回路3は、スイッチング素子1が定常状態のときは、上記閾値を第2基準電圧VREF2とし、スイッチング素子1のターンオン直後のミラー期間のときは、上記閾値を第1基準電圧VREF1に設定する。 (もっと読む)


【課題】ターンオフスイッチング時に発生するノイズとスイッチング損失のトレードオフ特性を改善する。
【解決手段】半導体素子をターンオフさせるとき、半導体素子のコレクタ・エミッタ間電圧がコレクタ・エミッタ間に印加された直流電圧に達するまでは、前記コレクタ・エミッタ間電圧の変化率を大きくし、半導体素子のコレクタ・エミッタ間電圧が直流電圧に達した後は、前記コレクタ・エミッタ間電圧の変化率を小さくする。 (もっと読む)


【課題】IGBTのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できるゲート駆動回路を提供する。
【解決手段】ゲート駆動回路は、パルストランスTにより一次側と二次側とに絶縁され、パルストランスTの一次側は第1の接地電位点GND1に接地され、パルストランスTの二次側は第1の接地電位点GND1とは絶縁された第2の接地電位点GND2に接地され、入力側にインピーダンス整合用抵抗R1〜R4を備えたレシーバCMPを介してパルストランスTの二次巻線N2に発生したゲート駆動信号を出力するゲート駆動回路において、パルストランスの一次巻線N1と二次巻線N2との間に静電シールド板5を備え、静電シールド板5は第2の接地電位点GND2に接地されている。 (もっと読む)


【課題】複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができるインバータ装置を提供する。
【解決手段】インバータ装置は、PN母線に接続された第1インバータと、PN母線に接続された第2インバータと、PN母線における第1インバータと第2インバータの間に接続されたクランプ回路とを備える。クランプ回路は、ツェナーダイオードと、スイッチング素子とを備える。ツェナーダイオードは、PN母線におけるP母線にカソードが接続しN母線にアノードが接続する。スイッチング素子は、P母線とN母線との間に介在し、制御端子がツェナーダイオードのアノードと接続したものである。 (もっと読む)


【課題】 スイッチング部からの熱を放熱する放熱部の影響によるノイズを低減し、且つ、Xコンデンサの電荷を放電する放電抵抗による消費電力を低減する。
【解決手段】 スイッチング部の放熱部とトランスの入力側を接続して、前記放熱部に流れる電流をスイッチング手段に還流する第1の電流経路を形成し、整流部と前記トランスとの間のライン間に接続されたコンデンサと、トランスの出力側と、コンデンサを接続した第2の電流経路を形成したラインフィルタ。 (もっと読む)


【課題】 電力損失が小さく、発生ノイズが小さいパワー半導体モジュールを実現する。
【解決手段】 ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子(ワイドバンドギャップ半導体スイッチング素子)1とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ(Si−IGBT)2を並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子1のチップ面積はSi−IGBT2のチップ面積よりも小さいことを特徴とする。 (もっと読む)


【課題】電力変換回路の入力側主回路ラインとアースとの間に生じる雑音端子電圧を効果的に低減することができるノイズ低減装置を提供する。
【解決手段】インバータ回路4の直流入力端子間に直列接続されたコンデンサ41,42の接続中点とアースとの間に、補償コンデンサCcと接地コンデンサCeとを直列接続し、補償コンデンサCcの両端に二次巻線を並列に接続した相殺変圧器T2とを備え、インバータ回路4のスイッチング素子がオンオフ動作するときに発生する雑音電圧と逆極性で大きさが同じ相殺電圧を補償コンデンサCcの両端に発生させる。相殺電圧は、補償コンデンサCcと相殺変圧器T2との間に挿入された波形調整回路によって雑音電圧の波形と同形状に波形調整される。 (もっと読む)


【課題】ブートストラップダイオード(BSD)を用いない新たな方式のブートストラップ回路を提供する。
【解決手段】ブートストラップ部用電源供給部10は、抵抗R1からなる回路である。抵抗R1の一方の端子は、P母線と接続している。抵抗R1の他方の端子は、コンデンサC1およびツェナーダイオードD1の並列回路の一端と接続している。コンデンサC1は、充電された電圧をスイッチング素子駆動用回路(HVIC4)に印加する。抵抗R1は、メイン電源母線に一方の端子が接続し、他方の端子がコンデンサC1と接続して、メイン電源母線の電圧をコンデンサC1に印加する。抵抗R1によって、メイン電源側からブートストラップ回路のコンデンサC1を充電することができる。 (もっと読む)


【課題】スイッチング素子を複数並列に接続して逆変換器等を構成した場合にも簡易かつ確実に電流アンバランスを解消することができる電力変換装置を提供する。
【解決手段】ゲート調整回路12は、基準素子ユニット501における直流電流検出器541の直流電流の検出値Id1および、基準素子ユニット501以外の素子ユニット502における直流電流検出器542の直流電流の検出値Id2に基づいて、それぞれ時間γ1および時間γ2から時間差Δtを電流アンバランス量として算出する。ゲート調整回路12は、時間差Δtを次の第1状態におけるターンオフのタイミングで、ゲート駆動回路552uの動作信号S2uに遅延時間として付加する。 (もっと読む)


【課題】高電圧バッテリ10に接続される部材(インバータINV1〜INV4)が増加すると、高電圧バッテリ10と車体との間の浮遊容量が大きくなったり、絶縁抵抗の抵抗値が小さくなったりすることで、これら浮遊容量や絶縁抵抗に起因したインピーダンスが低下し、絶縁不良の診断精度の低下を招くおそれがあること。
【解決手段】製品出荷に先立ち、高電圧バッテリ10にインバータINV1〜INV4が接続され、これらが車体に搭載された後、出力部40から診断信号dsを出力する。そして、これに伴う抵抗体42およびコンデンサ44間の電位の変動量に基づき、絶縁不良の有無を判断する判定値を生成して、不揮発性メモリ48に記憶する。 (もっと読む)


【課題】電力変換器のヒートシンクに実装された複数のサーマルリードスイッチを使用した温度検知回路において、最小の構成にて、動作したサーマルリードスイッチを特定することが可能な温度検知回路を提供することである。
【解決手段】設定温度以上で開放するサーマルリードスイッチと並列に抵抗器を接続し、測定点分を直列に接続し、各抵抗器の抵抗値は異なる値とする。開放するサーマルリードスイッチにより、この直列体のインピーダンスが変化するため、抵抗値や分圧された電圧値を判別することで動作したサーマルリードスイッチを特定することができる。複数使用したサーマルリードスイッチの動作部位を簡略な回路構成にて判別することが可能である。 (もっと読む)


【課題】P型電界効果トランジスタとN型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路11は、PchFET12と、NchFET13と、駆動信号が入力される入力側とPchFET12のゲート(G)およびNchFET13との間に設けられ、電源電位VCCに接続されているツェナーダイオード14およびツェナーダイオード15とを備え、ツェナーダイオード14および15は、PchFET12およびNchFET13のゲート(G)に印加される電圧を、PchFET12およびNchFET13のゲート(G)の閾値電圧側にシフトさせるように構成されている。 (もっと読む)


【課題】還流ダイオードの逆回復による損失を低減し、スイッチング時に発生する振動を抑制する電力変換装置を提供することにある。
【解決手段】電力変換装置1は、対になる2つのスイッチング素子4a,4bと、スイッチング素子4a,4bのそれぞれに逆並列に接続された還流ダイオード5a,5bと、スイッチング素子4a,4bに印加される主電圧よりも低い電圧の補助電源21a,21bと、スイッチング素子4aのターンオフ後からスイッチング素子4bのターンオンまでの間に、スイッチング素子4a及び還流ダイオード5aに補助電源21aの電圧を印加し、スイッチング素子4aのターンオン動作中に、スイッチング素子4aのスイッチング速度を変化させる主素子制御回路6aとを備える。 (もっと読む)


【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された2つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第1状態及び高電位側のパワーデバイスの非導通を示す第2状態を有する入力信号の第1,第2状態へのレベル遷移に対応して、それぞれ第1,第2のパルス信号を発生させるパルス発生回路と、第1,第2のパルス信号を高電位側へレベルシフトして、それぞれ第1,第2のレベルシフト済みパルス信号を得るレベルシフト回路と、第1,第2のレベルシフト済みパルス信号を少なくとも第1,第2のパルス信号のパルス幅分遅延させて、それぞれ第1,第2の遅延済みパルス信号を得る遅延回路と、第1の遅延済みパルス信号をセット入力から入力し、第2の遅延済みパルス信号をリセット入力から入力するSR型フリップフロップとを備える。 (もっと読む)


【課題】本発明は、体格の増大を抑制することのできるコモンモードチョーク16を提供する。
【解決手段】外部電源とPFC回路との間に、トロイダルコア17に巻回される一対の1次側巻線16a,16bと、トロイダルコア17に巻回される2次側巻線16cと、抵抗体16dとを備えるコモンモードチョーク16を接続する。ここで、2次側巻線16cの両端のそれぞれが抵抗体16dによって接続されて閉ループ回路が形成される。そして、仕切部36cに形成された貫通孔40を通して2次側巻線16cが巻回される。そして、抵抗体16dは仕切部36cに接触して設けられる。 (もっと読む)


21 - 40 / 815