【課題】ゲート信号のオン状態が所定期間以上継続することを防止すること。
【解決手段】電力変換器（３）のスイッチング素子（３０１〜３０４）のオン期間を規定するパルス信号（Ｓ１〜Ｓ４）を絶縁用のトランス（２０１）に入力し、トランス（２０１）から出力される信号を用いてスイッチング素子（３０１〜３０４）のゲートに与えるゲート信号を形成するゲート駆動回路である。トランス（２０１）から出力される信号を整形する整形手段（２０２）と、整形手段（２０２）によって整形された信号が所定期間オン状態を継続した場合に前記ゲート信号をオフ状態にさせる信号オフ手段（２０３、２０４、２０５）とを備える。 （もっと読む）

【課題】従来の半導体装置は、負荷のインダクタンス成分等による出力トランジスタの電位差変動を制御できないという問題があった。
【解決手段】本発明にかかる半導体装置は、ゲートに印加される制御電圧に応じて負荷への電源供給が制御される出力トランジスタＴ１と、Ｔ１のゲート−ドレイン間に接続され、Ｔ１のソース−ドレイン間の電位差に応じて導通状態が制御される電圧制御回路ＳＢと、ＳＢの導通状態に基づいて電圧制御検出信号を出力する電圧制御検出回路ＳＤと、Ｔ１のゲートとソースとの間に接続され、電圧制御検出信号に応じてオンオフが制御されるトランジスタＴ４と、Ｔ４に直列に接続され、Ｔ１の温度状況に応じてオンオフが制御されるトランジスタＴ５と、Ｔ４及びＴ５に並列に接続されたトランジスタＴ３と、を備える。このような回路構成により、Ｔ１の電位差変動を制御することが可能である。 （もっと読む）

【課題】主スイッチ素子に並列に接続されているダイオードまたは主スイッチ素子の寄生ダイオードに還流電流が流れないようにする。
【解決手段】ハイサイド及びローサイドの各主スイッチ素子１９、２９に並列にＭＯＳＦＥＴ１１、２１と可飽和インダクタ１２、２２からなる直列回路を接続し、ＭＯＳＦＥＴに並列にコンデンサ１６、２６を接続し、ＭＯＳＦＥＴ１１、２１のゲートと可飽和インダクタ１２、２２のＭＯＳＦＥＴ１１、２１が接続されている端子と反対側の端子との間に第２のダイオード１３、２３を接続し、第２のダイオード１３、２３に並列に短絡用スイッチ素子１４、２４を接続し、短絡用スイッチ素子１４、２４の制御電極をＭＯＳＦＥＴ１１、２１と可飽和インダクタ１２、２２の接続点に接続した。 （もっと読む）

入力ＤＣ電圧Ｖ⁺を出力ＤＣ電圧レベルに変換するバックレギュレータは、ＤＣ電圧レベルを出力する結合インダクタと、出力ＤＣ電圧レベルの誤差を感知するオペアンプと、誤差に対応するデューティサイクルを有するパルス波形を提供するパルス幅変調器（ＰＷＭ）として動作するコンパレータとを含む。パルス波形に応答してＶ⁺電圧レベルを出力するＶ⁺電圧ドライバと、パルス波形に応答してＶ⁺電圧レベルよりも高く、Ｖ⁺電圧レベルを補完するスーパー電圧レベルＶｓｓを出力するＶｓｓ電圧ドライバとを含む。スーパー電圧レベル、及びＶ⁺電圧レベルをそれぞれ受信するゲートを有し、結合インダクタを駆動して、ＤＣ電圧レベルを出力するデュアルＭＯＳＦＥＴを含む。ＰＷＭと電圧ドライバとの間に結合されるパルス整形器は、パルス波形より立ち上がり時間が速く、電圧ドライバ駆動用制御信号として提供されるシャープなパルスを形成する。 （もっと読む）

【課題】大型化を招くことなく損失を低減できるスイッチング回路を提供する。
【解決手段】主及び従ＭＯＳＦＥＴ１ａ，３ａはソース端子ｓ同士、ゲート端子ｇ同士が接続され、ボディダイオード２ａと同極性に外付けダイオード５が接続されるとともに、駆動回路６ａにより主及び従ＭＯＳＦＥＴ１ａ，３ａが同時にスイッチング制御される。主ボディダイオード２ａに環流する電流は従ボディダイオード４ａによって遮断されるので、環流電流及びリカバリ電流はともに外付けダイオード５に流れることになり、全体の損失を低減できる。また、従ＭＯＳＦＥＴ３ａには電圧吸収手段が施されているので、外付けダイオード５の導通直後に従ＭＯＳＦＥＴ３ａに印加されるサージ電圧を吸収でき、従ＭＯＳＦＥＴ３ａのドレイン端子ｄ、ソース端子ｓ間の耐電圧を低くできるので、従ＭＯＳＦＥＴ３ａの損失を軽減できる。 （もっと読む）

【課題】半導体集積回路への電源供給がなくても、負荷駆動システムにおける負荷開放状態が検出できる半導体装置を提供する。
【解決手段】半導体装置１０は、負荷装置４をスイッチング制御するためのパワー半導体素子１、および負荷装置４の異常を検出する半導体集積回路２を備え、さらにパワー半導体素子１の出力端子電圧を抵抗分圧するプルダウン用の分圧回路２０、分圧回路２０を構成するプルダウン用抵抗１４，１５から電源供給を受けて負荷装置４の開放検出を行うＭＯＳＦＥＴ１６、および半導体集積回路２から出力される異常信号によってオン、あるいはオフ動作するＭＯＳＦＥＴ１７が内蔵されている。また、負荷装置４の開放状態の検出結果を外部に出力する状態出力端子１８を備えている。 （もっと読む）

【課題】浮遊容量の存在に起因する現象を回避することが可能な負荷駆動装置を提供すること。
【解決手段】電位差検知回路９は、負荷駆動電圧ＶＢＰから制御電圧ＶＢＢを減じたものを両者の電位差として演算し、その電位差が所定の閾値を超えるとき、Ｈレベルの信号をスイッチング素子８のゲート端子に出力する。前記所定の閾値は、負荷駆動用電源３が定格出力電圧の最大値（上限値）を出力する場合の負荷駆動電圧ＶＢＰの測定値から、制御用電源２が定格出力電圧の最小値（下限値）を出力する場合の制御電圧ＶＢＢの測定値を減じたものに設定されている。電位差検知回路９からスイッチング素子８のゲート端子にＨレベルの信号が入力されたとき、同スイッチング素子８がＯＮ作動し、これによりスイッチング素子４のゲート端子の電位がＧＮＤに近いレベルに固定される。 （もっと読む）

【課題】デッドタイムを設けることなく貫通電流を抑制することができるとともに、貫通電流を抑制しつつ高周波化を図ることができるドライバ回路およびＤＣ／ＤＣコンバータを提供する。
【解決手段】電源端子と接地端子との間に直列形態に接続され、デッドタイムのない相補的な一対の制御信号によってオン、オフ駆動される第１のスイッチング素子（ＳＷ１）と第２のスイッチング素子（ＳＷ２）を備えるドライバ回路において、少なくとも前記第１のスイッチング素子の制御端子に、オン状態での制御電圧を制限するリミッタ回路（ＬＭＴ１）を接続するようにした。 （もっと読む）

【課題】 インダクタに流れる電流の変化を小さくして逆起電圧を抑制しかつ貫通電流を防止することができるインダクタ駆動回路を提供する。
【解決手段】 第１の電源電圧端子と第２の電源電圧端子との間に直列形態に接続された２以上のトランジスタを有するプッシュプル出力段を備え、該出力段のいずれかのトランジスタの制御端子と前段の論理ゲート回路との間に抵抗手段が接続され、出力端子には負荷としてのインダクタの一方の端子が接続されるインダクタ駆動回路において、前記抵抗手段が接続されている前記出力段のトランジスタの制御端子には、該トランジスタと直列形態に接続されている他のトランジスタがオン状態にされた際に当該トランジスタをオフ状態へ移行させるようにその制御端子を低インピーダンス駆動可能にするインピーダンス切替え手段を設けるようにした。 （もっと読む）

【課題】本発明は、複数の出力系統を設けた構成において、ある出力系統が短絡しても、それ以外の出力系統は正常な給電を行うことができる、スイッチング電源装置及びスイッチング制御システムの提供を目的とする。
【解決手段】レギュレータＲＧの出力電圧をトランスＴ１（Ｔ２）の一次側に接続されたスイッチング素子１６（２６）のオンオフ駆動により電圧変換して、インバータを構成するスイッチング素子を駆動する駆動回路の電源電圧として該駆動回路毎にそれぞれ供給される複数の直流電圧をトランスＴ１（Ｔ２）の二次側に出力するフォワード型コンバータＦＣ１（ＦＣ２）と、トランスＴ１（Ｔ２）の一次側に流れる過電流を遮断する過電流保護素子Ｅ１（Ｅ２）とを備える、スイッチング電源装置。 （もっと読む）

【課題】待機時にノイズフィルタ回路で消費される電力を低減することができるスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置１は、交流電源２と、整流平滑回路５と、スイッチング回路６’と、交流電源２と整流平滑回路５の間に選択的に配置される第１のノイズフィルタ回路３’および第１のノイズフィルタ回路３’よりもインピーダンスが大きな第２のノイズフィルタ回路４と、リレー（切り替え手段）１１とを備える。第２のノイズフィルタ回路４は第１のノイズフィルタ回路３’よりも抵抗値が大きな放電抵抗を有する。リレー１１は、外部信号に基づいて、通常動作時に第１のノイズフィルタ回路３’を介して交流電源２と整流平滑回路５とが接続される第１の接続モードに切り替え、待機時に第２のノイズフィルタ回路４を介して交流電源２と整流平滑回路５とが接続される第２の接続モードに切り替える。 （もっと読む）

【課題】ハイサイドドライバ用の費用効率の良い保護回路であって、必要コンポーネント数を最小限化し、ソフトウェア介入を必要としない保護回路の提供。
【解決手段】ハイサイドドライバ用保護回路は、第１の入力および第２の入力を受信し、該入力の各々を分析し、該入力の分析に応じて出力を伝送するように構成される排他的ＯＲゲートであって、第１の入力はハイサイドドライバの電力出力を表し、第２の入力は前記ハイサイドドライバの作動のための制御信号を表す、排他的ＯＲゲートと、排他的ＯＲゲートの出力に応答してハイサイドドライバの電気出力を制御するよう構成されるスイッチングデバイスとを含む。 （もっと読む）

【課題】双方向スイッチは、オン抵抗を下げるためにゲートの閾値電圧が低くする必要がある。閾値電圧を下げた場合、外来ノイズやスイッチング時のノイズ等によりゲート電位が振られ、誤動作が発生し、短絡故障などを起こす可能性があるため、そのような場合でも、冗長な動作が得られるよう基準電位を負電圧として電圧偏差を確保するような回路構成とし、誤動作などによる短絡故障を未然に防止することを目的とする。
【解決手段】第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を直列接続したハーフブリッジ回路に適用するゲート駆動回路であり、第一ゲート端子２あるいは第二ゲート端子３のオン電圧とオフ電圧との偏差を確保する最適電圧生成部を備え、ゲート閾値電圧を下げてオン抵抗を下げ、ノイズが重畳した際であっても、不要なターンオンあるいはターンオフを回避することができる。 （もっと読む）

【課題】電圧制御形のパワースイッチング素子Ｓｗの電力損失の抑制とサージの抑制との両立を図ることが困難なこと。
【解決手段】パワースイッチング素子Ｓｗのゲートは、充電用抵抗体３４、並びに充電用バイポーラトランジスタ３２及び充電用ＭＯＳトランジスタ４０を介して、電源３０の正極に接続されている。パワースイッチング素子Ｓｗをオン状態へと切り替える際には、まず充電用バイポーラトランジスタ３２をオン操作することで、パワースイッチング素子Ｓｗのゲートに正の電荷を充電する。そして、パワースイッチング素子Ｓｗがオン状態となった後に、充電用ＭＯＳトランジスタ４０をオン操作する。 （もっと読む）

【課題】急激な入力電圧上昇がある場合や高入力電圧が長時間続く場合においても、素子破壊することなく、安定した直流電力供給が可能なＤＣ−ＤＣコンバータを提供する。
【解決手段】主スイッチ素子Ｑ１と整流スイッチ素子Ｑ２を有してなる同期整流型のＤＣ−ＤＣコンバータであって、整流スイッチ素子Ｑ２が、整流トランジスタ素子Ｔｒ２と整流ダイオード素子Ｄｉ２とで構成されてなり、入力電圧Ｖｉまたは入力電圧の上昇率ｄＶｉ／ｄｔを判定して、該判定値が所定の基準値を越えた時、主スイッチ素子Ｑ１と整流トランジスタ素子Ｔｒ２の相補的なオン・オフ動作を解除し、デッドタイムＴＤより長い時間、主スイッチ素子Ｑ１と整流トランジスタ素子Ｔｒ２が共にオフとなる状態が設定されてなるＤＣ−ＤＣコンバータとする。 （もっと読む）

【課題】効率の低下を抑えつつ、輻射ノイズの低下をすることができるＤＣ−ＤＣコンバータ及びシステム電源を提供すること。
【解決手段】第１ＤＣ−ＤＣコンバータ２０ａは、ワンセグ受信機、無線通信機に第４、第５電源電圧を供給する第４、第５ＤＣ−ＤＣコンバータが動作する場合、第１ＤＣ−ＤＣコンバータ２０ａは、スイッチング回路３８を駆動するドライバ部３７の駆動能力を小さくている。また、第１ＤＣ−ＤＣコンバータ２０ａは、この駆動能力を３段階で大きくしている。これにより、第１ＤＣ−ＤＣコンバータ２０ａのスイッチングの立ち上げ時間及び立ち下げ時間を長くする。 （もっと読む）

【課題】 この発明になる電力変換装置は、電力変換装置を構成する単相インバータやＤＣ−ＤＣコンバータ等のゲート電源を共通化し、ユニット構成を簡略化して安価で性能の良い電力変換装置を提供するものである。
【解決手段】系統に並列もしくは直列に接続された少なくとも２つ以上の単相インバータを備え、各インバータ間を接続する端子と同電位のソース端子を有するスイッチ群を駆動するゲート用の電源を共通化したことを特徴とするものである。 （もっと読む）

【課題】半導体スイッチの寄生キャパシタンス充電による過電圧等を抑制する。
【解決手段】ダイオードブリッジ５〜８の交流入力の一端と他端との間に、半導体スイッチ素子３，4を逆方向に直列に接続するとともに、素子３，4の両端にスナバダイオード201，202とスナバコンデンサ204との直列回路をそれぞれ接続し、スナバダイオードとスナバコンデンサとの接続点と前記ダイオードブリッジの直流出力の一端との間には抵抗205を接続し、素子どうしの接続点と前記ダイオードブリッジの直流出力の他端との間にはダイオード203を接続することで、素子３，4の電圧がスナバ電圧を超えて上昇することがないようにする。 （もっと読む）

【課題】簡単な構成によって、一時的な過電流による接合型電界効果トランジスタの発熱を抑制するとともに、接合型電界効果トランジスタの過熱状態を検知することができる接合型電界効果トランジスタの駆動装置および駆動方法を提供する。
【解決手段】電流検知部９０でモニタする電流が閾値電流を超えた場合、接合型電界効果トランジスタ（ＪＦＥＴ）３２をターンオンするときのゲート電圧をＰＮ接合のビルトイン電圧より大きくする。これにより、ＪＦＥＴ３２のオン抵抗を低減させてＪＦＥＴ３２の発熱を抑制する。さらに、オン状態のＪＦＥＴ３２に流れるゲート電流ＩＧの温度依存性を利用することによって、ＪＦＥＴ３２の温度の値を簡単に求めることができる。 （もっと読む）

【課題】インバータ回路における下側のスイッチング素子のオン故障を検出することが可能な多相モータ駆動装置を提供する。
【解決手段】Ｕ相のシャント抵抗に流れる電流の検出タイミングを、Ｕ相における上側のスイッチング素子Ｑ１のオフ期間からオン期間へシフトさせて、このオン期間にＵ相のシャント抵抗に流れる電流に基づき、下側のスイッチング素子Ｑ２がオン故障か否かを判定する。また、単に検出タイミングをシフトさせただけでは、下側のスイッチング素子Ｑ２のオン期間において本来必要なＵ相電流を検出できなくなるため、他の２相のシャント抵抗に流れる電流に基づいて、Ｕ相電流の電流値を推定する。 （もっと読む）