【課題】印加可能なゲート電圧の制約条件を満たしながら、高速スイッチングによる低損失特性を満足させるとともに、誤オン動作等のインバータとしての不正動作を阻止することのできるゲート駆動回路を提供する。
【解決手段】ＳｉＣで形成された接合型電界効果トランジスタ（ＪＦＥＴ）１のゲート側にゲート抵抗（Ｒｇ１）３を設け、スイッチ５を介してゲート電源（Ｖｓｇ）７と接続し、ＪＦＥＴ１のゲート・ソース間に、ＪＦＥＴ１のドレイン・ゲート間に生じる浮遊容量（Ｃｆ１）９よりも大きな容量を有するコンデンサ（Ｃｇ）１１を設ける。 （もっと読む）

【課題】スイッチング制御する制御回路の負担を軽減するスイッチング回路を提供する。
【解決手段】第１のスイッチング素子の制御電極と第１のスイッチング素子をスイッチング制御する制御回路との間に接続される抵抗と、第１のスイッチング素子の制御電極と第１のスイッチング素子の低電位側電極との間に接続される第１のコンデンサと、第１のコンデンサと直列に接続される第２のスイッチング素子とを備え、第２のスイッチング素子の高電位側電極は、第１のスイッチング素子の制御電極に電気的に接続され、第２のスイッチング素子の低電位側電極は第１のスイッチング素子の低電位側電力端子に電気的に接続され、第２のスイッチング素子の制御電極は、抵抗と制御回路の間に接続されている。 （もっと読む）

【課題】 高耐圧プロセスを使用することなく、回路的に高耐圧化したレベルシフト回路を実現できるようにする。
【解決手段】 一対のＣＭＯＳインバータを有し一方のインバータの出力ノードを他方のインバータのＰチャネル型ＭＯＳトランジスタのゲート端子に交差結合してなるラッチ回路（２２）と、該ラッチ回路のいずれか一方の出力ノードに接続されたＣＭＯＳインバータからなる出力段（２３）とを有するレベルシフト回路において、ラッチ回路を構成する一対のＣＭＯＳインバータの各Ｐチャネル型のＭＯＳトランジスタ（Ｍｐ１，Ｍｐ２）とＮチャネル型のＭＯＳトランジスタ（Ｍｎ１，Ｍｎ２）との間に、ゲート端子が電源電圧と接地電位の中間の電位が印加される第３電圧端子（ＦＧＮＤ）に接続されたＰチャネル型のＭＯＳトランジスタ（Ｍｐ４，Ｍｐ５）をそれぞれ直列形態で設けた。 （もっと読む）

【課題】モータ駆動装置内で駆動信号経路のオープン故障が発生した場合にも、モータ駆動回路のトランジスタを安全、確実にオフ状態とする。
【解決手段】モータ駆動回路３のトランジスタＱ１〜Ｑ６に駆動信号を供給してトランジスタをオン・オフ制御するトランジスタ駆動回路５を備えたモータ駆動装置において、トランジスタＱ１〜Ｑ６のゲート・ソース間（またはベース・エミッタ間）に、トランジスタ駆動回路５からトランジスタＱ１〜Ｑ６への駆動信号経路上にオープン故障が発生した場合に、トランジスタＱ１〜Ｑ６をオフさせるための抵抗体Ｒｇｓ及び／又はコンデンサＣｇｓを接続すると共に、抵抗体、コンデンサをトランジスタの内部に配置したもの。 （もっと読む）

【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第１の実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０，容量部４０，制御端子電圧変更部５０および外部端子１１を備える。抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。 （もっと読む）

【課題】スイッチング損失が小さく、かつ、安定してモータを動作させることが可能なモータ駆動回路を提供する。
【解決手段】モータ駆動回路１は、インバータ回路２と、制御回路部３と、バッファ回路４ａ〜４ｃと、抵抗Ｒ２と、キャパシタ素子Ｃ１〜Ｃ３とを備えている。バッファ回路４ａは、ＰＭＯＳトランジスタＱ１ａと、ＮＭＯＳトランジスタＱ１ｂと、抵抗Ｒ１ａと、抵抗Ｒ２ａとを有する。バッファ回路４ａ〜４ｃにＭＯＳトランジスタを用いるため、ターンオン時間Ｔｏｎおよびターンオフ時間Ｔｏｆｆを短くでき、スイッチング損失を小さくできる。また、ＭＯＳトランジスタＱ１のゲートをハイに設定する場合は抵抗Ｒ２ａを介して充電し、ロウに設定する場合は抵抗Ｒ２ａ，Ｒ１ａを介して放電するため、ターンオフ時間Ｔｏｆｆよりターンオン時間Ｔｏｎが長くなる。そのため、すべての相をオフに設定するデッドタイムを設ける必要がなく、モータを安定して駆動できる。 （もっと読む）

【課題】制御ＩＣの有効利用を図る。
【解決手段】電源からの電圧を昇圧回路で昇圧して直列接続されたｎ個のＬＥＤに供給する電子回路における昇圧回路のトランジスターをスイッチング制御するためのパルス信号を出力する制御ＩＣ３０を使用し、直流電源２２とＬＥＤ２４とを接続する電力ライン２５にトランジスター（ＭＯＳＦＥＴ）４０を設け、制御ＩＣ３０のＤＲＶ端子とトランジスター４０のゲートとに積分回路５０を接続し、積分回路５０によりトランジスター４０をリニア素子として動作させる。これにより、制御ＩＣ３０を高電圧負荷駆動用のＩＣとして用いることができると共に低電圧負荷駆動用のＩＣとしても用いることができ、制御ＩＣ３０に汎用性を持たせることができる。 （もっと読む）

【課題】位相制御装置によって、負荷の出力を最大〜最小に制御した場合でも、電力調整手段の制御手段に十分な電力を供給可能にして電力調整手段を安定に動作できるようにすること。
【解決手段】位相制御手段２が、まず、半サイクルの全期間より短い期間内（位相制御期間）において位相制御電圧を出力し、電力制御手段１０はこの位相制御電圧から位相制御信号を検出する。位相制御手段１０は前記位相制御期間以外の残余の期間にも導通して電力制御手段１０に電力を供給する。このため、電力制御手段１０の制御手段１２は電力調整手段１１を安定に作動させるのに十分な出力を供給される。 （もっと読む）

【課題】スイッチ素子のスイッチングを高速化できるスイッチ素子の制御手段について、小型化および高効率化すること。
【解決手段】スイッチ素子Ｑを制御するスイッチ素子制御回路１は、トランスＴおよびツェナーダイオードＤを備える。ツェナーダイオードＤのアノードには、トランスＴの２次巻線Ｔ２の一端が接続され、ツェナーダイオードＤのカソードには、スイッチ素子Ｑのゲートが接続される。スイッチ素子Ｑは、ゲート−ソース間に入力容量Ｃｉｓｓを内蔵する。 （もっと読む）

【課題】 寄生発振を防止できて誤動作を防止でき、簡素な構成で従来の対策技術と併用でき、あるいは単独に適用し得るスイッチング素子の誤動作防止回路を提供すること
【解決手段】 スイッチング素子Ｓ１，Ｓ２，…はＭＯＳＦＥＴとし、それらＭＯＳＦＥＴはドレイン，ソースをそれぞれ接続して並列接続とし、ゲートも同様に並列接続するが各自ゲートとゲート集合点ｇとの間にゲート抵抗Ｒをそれぞれ直列に設けて接続する。ドレイン集合点ｄはトランスＴの１次側の一端へ接続し、ソース集合点ｓは接地し、そしてトランスＴの１次側の他端は回路電源Ｖccへ接続させ、ゲート集合点ｇへゲート制御信号を加えることでＭＯＳＦＥＴをオン・オフ動作（並列動作）させる。各ゲートへ連なるゲート集合点ｇと各ソースへ連なるソース集合点ｓとの間にコンデンサＣを渡して設ける。短い周期の電位変動がゲートへ加わったとき、コンデンサＣが吸収する。 （もっと読む）

【課題】電圧制御形のパワースイッチング素子Ｓｗの電力損失の抑制とサージの抑制との両立を図ることが困難なこと。
【解決手段】パワースイッチング素子Ｓｗのゲートは、充電用抵抗体３４、並びに充電用バイポーラトランジスタ３２及び充電用ＭＯＳトランジスタ４０を介して、電源３０の正極に接続されている。パワースイッチング素子Ｓｗをオン状態へと切り替える際には、まず充電用バイポーラトランジスタ３２をオン操作することで、パワースイッチング素子Ｓｗのゲートに正の電荷を充電する。そして、パワースイッチング素子Ｓｗがオン状態となった後に、充電用ＭＯＳトランジスタ４０をオン操作する。 （もっと読む）

【課題】ノーマリオン型の半導体素子を用いて、より安全なノーマリオフ的な動作となる簡単な構成の半導体スイッチング装置を提供する。
【解決手段】市販のゲートドライバ１１を用いて、ノーマリオン型のＪＦＥＴ１０を駆動する。このとき、ＮチャネルのＪＦＥＴ１０のソースＳをゲートドライバ１１の高圧側の電源ノード１２に接続し、ゲートＧをゲートドライバ１１の出力ノード１５に接続する。入力された制御信号ＶｓｉｇがＬレベルの場合、出力ノード１５の電位Ｖｇは低圧側の電源ノード１３の電位Ｖｎに等しくなる。したがって、Ｌレベルの制御信号Ｖｓｉｇ入力に対して、ゲート・ソース間に負の閾値電圧以下の電圧が印加されてＪＦＥＴ１０がターンオフするというノーマリオフ的な動作が実現している。 （もっと読む）

【課題】電圧制御形のパワースイッチング素子Ｓに過度の電流が流れることを回避する処理を行う場合、サージが大きくなるおそれがあること。
【解決手段】パワースイッチング素子Ｓのセンス端子ＳＴから出力される電流による抵抗体５２での電圧降下量は、コンパレータ５４によって、閾値電圧Ｖｒｅｆと大小関係が比較される。これにより、パワースイッチング素子Ｓを流れる電流（コレクタ電流）が閾値を超えるか否かを判断する。そして、閾値を超えると判断される場合、スイッチング素子５６をオンすることで、パワースイッチング素子Ｓのゲートの電圧をツェナーダイオード５８のブレークダウン電圧程度に制限する。ツェナーダイオード５８のカソード及びパワースイッチング素子Ｓのゲート間には、放電用抵抗体４２が接続されている。 （もっと読む）

【課題】 高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供すること。
【解決手段】 スイッチング駆動回路１１は、トランジスタＴｒ１０のゲート電圧Ｖｇを切り換えることによってトランジスタＴｒ１０のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路１１は、トランジスタＴｒ１０のドレイン電極Ｄとゲート電極Ｇの間に接続される可変容量素子１４を備えている。その可変容量素子１４の容量は、トランジスタＴｒ１０のドレイン電極Ｄとゲート電極Ｇの間の電位差が増加すると低下することを特徴としている。 （もっと読む）

【課題】
パワーモジュールに大きな電流を流すインバータ装置であっても、高電位側ＩＧＢＴを駆動する信号の基準電位端子とゲート駆動ＩＣの基準電位端子間の逆サージを効果的に回避する。
【解決手段】
高電位側のＩＧＢＴ１２１及び低電位側のＩＧＢＴ１２３を有するＩＧＢＴモジュール１１３と、高電位側ＩＧＢＴ１２１及びＩＧＢＴ１２３を駆動する信号を出力するゲート駆動ＩＣ１０１と、ゲート駆動ＩＣ１０１の高電位側ＩＧＢＴ駆動信号用基準電位端子１０６と低電位側のＩＧＢＴ１２３のコレクタ端子１１７との間に設けられた容量１２８と、ゲート駆動ＩＣ１０１の高電位側ＩＧＢＴ駆動信号用基準電位端子１０６と高電位側ＩＧＢＴ１２１のエミッタ端子１１６との間に設けられた抵抗１２７と、を有するインバータ装置。 （もっと読む）

【課題】 電力変換用スイッチング素子を異常電流から保護する際、当該スイッチング素子の制御端子に印加する電圧制御信号のレベルを下げることなく、またバラつきも少ないスイッチング素子を保護する機能を有する電力変換装置を提供する。
【解決手段】 本発明の電力変換装置１は、一対の主端子と主端子対に流れる電流を制御する制御端子とをもち、主端子の低電位側端子が低電位側に接続される電力変換用スイッチング素子１３４〜１３９と、主端子対に流れる主電流を検出する電流検出回路４と、制御端子と低電位側との間に位置する主コンデンサ５と、電流検出回路４によって検出された主電流がスイッチング素子１３４〜１３９の所定値を超えた場合に、制御端子と低電位側との間に主コンデンサ５が電気的に接続されるようにスイッチング動作する保護用スイッチング素子６と、を有することを特徴とする。 （もっと読む）

【課題】ダイオードリカバリによるサージ電圧を抑制すると共に、半導体スイッチング素子のターンオン時の損失増加を抑えることにより、電力変換効率の低下を抑えることが可能な電力変換装置を提供する。
【解決手段】ゲート抵抗で第１半導体スイッチング素子のスイッチング速度を決定し、第１半導体スイッチング素子を駆動する第１のゲート駆動回路７と、前記半導体スイッチング素子に制御パルスを供給する制御パルス発生回路１２の出力端に、第２半導体スイッチング素子のゲートの充電開始から所定の時間後にオンするスイッチ素子であるPチャネル型のMOS-FET１５とツェナーダイオード１６との並列回路を直列に接続し、更に並列回路の出力端をゲート抵抗１７を介して第２半導体スイッチング素子のゲート端子に接続し、第２半導体スイッチング素子を駆動する第２のゲート駆動回路８とを備える。 （もっと読む）

【課題】セルフターンオンを防止し、電力効率が向上するＤＣ−ＤＣコンバータを提供する。
【解決手段】非絶縁形ＤＣ−ＤＣコンバータにおいて、負電圧生成用コンデンサ１０４を利用して、ローサイドＭＯＳＦＥＴ１０３がオフ状態であるときに、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に負電圧を印加することでセルフターンオンを防止する。また、負電圧生成用コンデンサ１０４によってローサイドＭＯＳＦＥＴ１０３がオン状態であるときに、ローサイドＭＯＳＦＥＴ１０３のゲート−ソース間に印加される正電圧がゲート電源入力端子１１９から供給されるゲート駆動用直流電源の電圧ＶＤから低下しない。よって、電力効率が向上する。 （もっと読む）

【課題】安価で且つ小型化を図る能動フィルタ装置及び電力変換装置。
【解決手段】３つの電源線1a〜1cの内の１つの電源線1bを接地相とする三相交流電源1と交流電源から供給された交流電力を所定の交流電力又は直流電力に変換して負荷5に供給し且つ筐体3aに接地端子を有する電力変換装置3との間に設けられ、電源線1a〜1cに流れるコモンモード電流によるノイズを低減する能動フィルタ装置であり、電源線と検出線10aとが挿通され、検出線によりコモンモード電流を１／Ｎ（Ｎ＞１）の検出比で検出し、コモンモード電流検出信号を出力する電流検出手段10と、コモンモード電流検出信号を増幅度１で増幅して、第１のコンデンサC1を介して接地相の電源線と接地との間に流す増幅手段11と、第１のコンデンサの（Ｎ−１）倍のアドミタンスを有し、増幅手段と略同電位の端子から、接地相の電源線又は接地に電流を流す第２のコンデンサC2とを有する。 （もっと読む）

【課題】低損失で高効率のゲート駆動回路を提供する。
【解決手段】昇圧を目的とする第１の半導体スイッチ５を駆動するゲート駆動回路１１の内部回路定数を、前記第１の半導体スイッチに対して直列に接続され電源回生を目的とする第２の半導体スイッチ４を駆動するゲート駆動回路１０の内部回路定数に比べて、スイッチング時間が短くなるように設定（選択）することにより、サージ電圧は高くなるが、その代わりにスイッチング損失を低減できるようにし、高効率，低コスト化を実現する。 （もっと読む）