説明

Fターム[5H740LL02]の内容

電力変換一般 (12,896) | G−K間回路 (124) | コンデンサ(ノイズ除去用) (24)

Fターム[5H740LL02]に分類される特許

1 - 20 / 24


【課題】印加可能なゲート電圧の制約条件を満たしながら、高速スイッチングによる低損失特性を満足させるとともに、誤オン動作等のインバータとしての不正動作を阻止することのできるゲート駆動回路を提供する。
【解決手段】SiCで形成された接合型電界効果トランジスタ(JFET)1のゲート側にゲート抵抗(Rg1)3を設け、スイッチ5を介してゲート電源(Vsg)7と接続し、JFET1のゲート・ソース間に、JFET1のドレイン・ゲート間に生じる浮遊容量(Cf1)9よりも大きな容量を有するコンデンサ(Cg)11を設ける。 (もっと読む)


【課題】スイッチング制御する制御回路の負担を軽減するスイッチング回路を提供する。
【解決手段】第1のスイッチング素子の制御電極と第1のスイッチング素子をスイッチング制御する制御回路との間に接続される抵抗と、第1のスイッチング素子の制御電極と第1のスイッチング素子の低電位側電極との間に接続される第1のコンデンサと、第1のコンデンサと直列に接続される第2のスイッチング素子とを備え、第2のスイッチング素子の高電位側電極は、第1のスイッチング素子の制御電極に電気的に接続され、第2のスイッチング素子の低電位側電極は第1のスイッチング素子の低電位側電力端子に電気的に接続され、第2のスイッチング素子の制御電極は、抵抗と制御回路の間に接続されている。 (もっと読む)


【課題】 高耐圧プロセスを使用することなく、回路的に高耐圧化したレベルシフト回路を実現できるようにする。
【解決手段】 一対のCMOSインバータを有し一方のインバータの出力ノードを他方のインバータのPチャネル型MOSトランジスタのゲート端子に交差結合してなるラッチ回路(22)と、該ラッチ回路のいずれか一方の出力ノードに接続されたCMOSインバータからなる出力段(23)とを有するレベルシフト回路において、ラッチ回路を構成する一対のCMOSインバータの各Pチャネル型のMOSトランジスタ(Mp1,Mp2)とNチャネル型のMOSトランジスタ(Mn1,Mn2)との間に、ゲート端子が電源電圧と接地電位の中間の電位が印加される第3電圧端子(FGND)に接続されたPチャネル型のMOSトランジスタ(Mp4,Mp5)をそれぞれ直列形態で設けた。 (もっと読む)


【課題】モータ駆動装置内で駆動信号経路のオープン故障が発生した場合にも、モータ駆動回路のトランジスタを安全、確実にオフ状態とする。
【解決手段】モータ駆動回路3のトランジスタQ1〜Q6に駆動信号を供給してトランジスタをオン・オフ制御するトランジスタ駆動回路5を備えたモータ駆動装置において、トランジスタQ1〜Q6のゲート・ソース間(またはベース・エミッタ間)に、トランジスタ駆動回路5からトランジスタQ1〜Q6への駆動信号経路上にオープン故障が発生した場合に、トランジスタQ1〜Q6をオフさせるための抵抗体Rgs及び/又はコンデンサCgsを接続すると共に、抵抗体、コンデンサをトランジスタの内部に配置したもの。 (もっと読む)


【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第1の実施形態の保護回路2は、抵抗値可変スイッチ10,過電流検出部20,制御電圧印加部30,容量部40,制御端子電圧変更部50および外部端子11を備える。抵抗値可変スイッチ10は、制御端子10a,第1端子10bおよび第2端子10cを有する。制御端子電圧変更部50は、抵抗値可変スイッチ10の制御端子10aと基準電位端子との間に直列的に設けられたスイッチ51および抵抗器52を含む。 (もっと読む)



【課題】制御ICの有効利用を図る。
【解決手段】電源からの電圧を昇圧回路で昇圧して直列接続されたn個のLEDに供給する電子回路における昇圧回路のトランジスターをスイッチング制御するためのパルス信号を出力する制御IC30を使用し、直流電源22とLED24とを接続する電力ライン25にトランジスター(MOSFET)40を設け、制御IC30のDRV端子とトランジスター40のゲートとに積分回路50を接続し、積分回路50によりトランジスター40をリニア素子として動作させる。これにより、制御IC30を高電圧負荷駆動用のICとして用いることができると共に低電圧負荷駆動用のICとしても用いることができ、制御IC30に汎用性を持たせることができる。 (もっと読む)


【課題】位相制御装置によって、負荷の出力を最大〜最小に制御した場合でも、電力調整手段の制御手段に十分な電力を供給可能にして電力調整手段を安定に動作できるようにすること。
【解決手段】位相制御手段2が、まず、半サイクルの全期間より短い期間内(位相制御期間)において位相制御電圧を出力し、電力制御手段10はこの位相制御電圧から位相制御信号を検出する。位相制御手段10は前記位相制御期間以外の残余の期間にも導通して電力制御手段10に電力を供給する。このため、電力制御手段10の制御手段12は電力調整手段11を安定に作動させるのに十分な出力を供給される。 (もっと読む)





【課題】ノーマリオン型の半導体素子を用いて、より安全なノーマリオフ的な動作となる簡単な構成の半導体スイッチング装置を提供する。
【解決手段】市販のゲートドライバ11を用いて、ノーマリオン型のJFET10を駆動する。このとき、NチャネルのJFET10のソースSをゲートドライバ11の高圧側の電源ノード12に接続し、ゲートGをゲートドライバ11の出力ノード15に接続する。入力された制御信号VsigがLレベルの場合、出力ノード15の電位Vgは低圧側の電源ノード13の電位Vnに等しくなる。したがって、Lレベルの制御信号Vsig入力に対して、ゲート・ソース間に負の閾値電圧以下の電圧が印加されてJFET10がターンオフするというノーマリオフ的な動作が実現している。 (もっと読む)



【課題】 高調波ノイズを低減するとともにスイッチング損失の増大も抑制する技術を提供すること。
【解決手段】 スイッチング駆動回路11は、トランジスタTr10のゲート電圧Vgを切り換えることによってトランジスタTr10のドレイン電極とソース電極間を導通状態と非導通状態の間で時間的に切り換える。スイッチング駆動回路11は、トランジスタTr10のドレイン電極Dとゲート電極Gの間に接続される可変容量素子14を備えている。その可変容量素子14の容量は、トランジスタTr10のドレイン電極Dとゲート電極Gの間の電位差が増加すると低下することを特徴としている。 (もっと読む)


【課題】
パワーモジュールに大きな電流を流すインバータ装置であっても、高電位側IGBTを駆動する信号の基準電位端子とゲート駆動ICの基準電位端子間の逆サージを効果的に回避する。
【解決手段】
高電位側のIGBT121及び低電位側のIGBT123を有するIGBTモジュール113と、高電位側IGBT121及びIGBT123を駆動する信号を出力するゲート駆動IC101と、ゲート駆動IC101の高電位側IGBT駆動信号用基準電位端子106と低電位側のIGBT123のコレクタ端子117との間に設けられた容量128と、ゲート駆動IC101の高電位側IGBT駆動信号用基準電位端子106と高電位側IGBT121のエミッタ端子116との間に設けられた抵抗127と、を有するインバータ装置。 (もっと読む)


【課題】 電力変換用スイッチング素子を異常電流から保護する際、当該スイッチング素子の制御端子に印加する電圧制御信号のレベルを下げることなく、またバラつきも少ないスイッチング素子を保護する機能を有する電力変換装置を提供する。
【解決手段】 本発明の電力変換装置1は、一対の主端子と主端子対に流れる電流を制御する制御端子とをもち、主端子の低電位側端子が低電位側に接続される電力変換用スイッチング素子134〜139と、主端子対に流れる主電流を検出する電流検出回路4と、制御端子と低電位側との間に位置する主コンデンサ5と、電流検出回路4によって検出された主電流がスイッチング素子134〜139の所定値を超えた場合に、制御端子と低電位側との間に主コンデンサ5が電気的に接続されるようにスイッチング動作する保護用スイッチング素子6と、を有することを特徴とする。 (もっと読む)


【課題】ダイオードリカバリによるサージ電圧を抑制すると共に、半導体スイッチング素子のターンオン時の損失増加を抑えることにより、電力変換効率の低下を抑えることが可能な電力変換装置を提供する。
【解決手段】ゲート抵抗で第1半導体スイッチング素子のスイッチング速度を決定し、第1半導体スイッチング素子を駆動する第1のゲート駆動回路7と、前記半導体スイッチング素子に制御パルスを供給する制御パルス発生回路12の出力端に、第2半導体スイッチング素子のゲートの充電開始から所定の時間後にオンするスイッチ素子であるPチャネル型のMOS-FET15とツェナーダイオード16との並列回路を直列に接続し、更に並列回路の出力端をゲート抵抗17を介して第2半導体スイッチング素子のゲート端子に接続し、第2半導体スイッチング素子を駆動する第2のゲート駆動回路8とを備える。 (もっと読む)


【課題】セルフターンオンを防止し、電力効率が向上するDC−DCコンバータを提供する。
【解決手段】非絶縁形DC−DCコンバータにおいて、負電圧生成用コンデンサ104を利用して、ローサイドMOSFET103がオフ状態であるときに、ローサイドMOSFET103のゲート−ソース間に負電圧を印加することでセルフターンオンを防止する。また、負電圧生成用コンデンサ104によってローサイドMOSFET103がオン状態であるときに、ローサイドMOSFET103のゲート−ソース間に印加される正電圧がゲート電源入力端子119から供給されるゲート駆動用直流電源の電圧VDから低下しない。よって、電力効率が向上する。 (もっと読む)



【課題】低損失で高効率のゲート駆動回路を提供する。
【解決手段】昇圧を目的とする第1の半導体スイッチ5を駆動するゲート駆動回路11の内部回路定数を、前記第1の半導体スイッチに対して直列に接続され電源回生を目的とする第2の半導体スイッチ4を駆動するゲート駆動回路10の内部回路定数に比べて、スイッチング時間が短くなるように設定(選択)することにより、サージ電圧は高くなるが、その代わりにスイッチング損失を低減できるようにし、高効率,低コスト化を実現する。 (もっと読む)


1 - 20 / 24