【課題】スイッチング素子をオフするように制御しているにもかかわらず、オフできない異常状態を検出し、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】ＩＧＢＴ１１０ｄに流れる電流が電流閾値より大きくなると、電流検出回路１２５は、ＩＧＢＴ１１０ｄに電流が流れていると判断する。制御回路１２８は、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらず、電流検出回路１２５がＩＧＢＴ１１０ｄに電流が流れていると判断すると、ＩＧＢＴ１１０ｄをオフできない異常状態にあると判断する。そして、オフ保持用ＦＥＴ１２３ａをオンする。その結果、ＩＧＢＴ１１０ｄのゲートから電荷が放電され、ＩＧＢＴ１１０ｄがオフする。そのため、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらず、ＩＧＢＴ１１０ｄをオフできない異常状態を検出し、ＩＧＢＴ１１０ｄの熱破壊を防止できる。 （もっと読む）

【課題】スイッチングデバイスが過電流の状態ではないが、過電流からの保護に先立ち、スイッチングデバイスの遮断時のサージ電圧を抑制するようにする。
【解決手段】本発明は、電流センサ１０と、コンパレータ５０１と、タイマラッチ５０２と、制御回路８０と、トランジスタ９５とを備える。電流センサ１０は、スイッチングデバイスＱ１の電流を検出し、これに応じた検出電圧ＥＳを出力する。コンパレータ５０１は、検出電圧ＥＳが基準電圧ＥＲ１以上のときに信号を出力する。タイマラッチ５０２は、その出力信号の継続時間が設定時間以上の場合に、サージ抑制検出信号Ｓ３を出力する。制御回路８０は、そのサージ抑制検出信号Ｓ３を基に、スイッチングデバイスＱ１をターンオフさせる駆動信号Ｓ１２を、トランジスタ９５に出力する。基準電圧ＥＲ１は、スイッチングデバイスＱ１に流れる過電流検出時の基準電圧ＥＲ２よりも小さい。 （もっと読む）

【課題】モータ性能を向上するモータ駆動装置を提供することにある。
【解決手段】モータ駆動装置１００は、モータを駆動するモータ駆動信号を生成する駆動信号生成部１２０と、この駆動信号生成部１２０の前段に設けられ、プルアップ動作時、駆動信号生成部１２０のスイッチがオン／オフする時発生される電磁波妨害によって引き起こされるモータの振動またはノイズを防止するように、駆動信号生成部１２０の電流を調節する電流制御部１１０と、駆動信号生成部１２０から出力されるモータ駆動信号に基づいてモータを駆動する駆動部１３０とを含む。 （もっと読む）

【課題】より簡単な構成で、出力トランジスタを確実にオフ状態に維持できるトランジスタ駆動回路を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ５とコイル２との共通接続点；出力端子ＯＵＴとグランドとの間にフライホイールダイオード３を接続する。ＦＥＴ５のゲートには、ＮＰＮトランジスタ６及びＰＮＰトランジスタ７のプッシュプル回路により制御信号を出力し、トランジスタ７のベースとグランドとの間にＮＰＮトランジスタ１１を接続し、トランジスタ１１のベースとグランドとの間にＮチャネルＭＯＳＦＥＴ１４を接続して、ＦＥＴ１４にＰＷＭ信号を入力する。ダイオード１３は、ＦＥＴ１４がオフ状態になるとトランジスタ１１のベースにベース電流を供給し、ダイオード１５をダイオード１３のアノードとトランジスタ６及び７のベースとの間に接続する。ＮＰＮトランジスタ２２をＦＥＴ５のゲートと出力端子との間に接続し、トランジスタ２２をＰＷＭ信号に応じてＦＥＴ５がオフする際にオンさせる。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）

【課題】簡単な構成で、ワイドバンドギャップ半導体からなるスイッチ素子を駆動するゲートドライブ回路。
【解決手段】ワイドバンドギャップ半導体からなるスイッチ素子Ｑ１であって、ドレインとソースとゲートとを有し、ゲートをドライブする信号とゲートとの間にコンデンサと抵抗の並列接続回路を介して接続され、オフ信号期間は、スイッチ素子Ｑ１のゲート・ソース間を短絡するスイッチＳＷ１とを備えることを特徴とするゲートドライブ回路。 （もっと読む）

【課題】定電流用スイッチング素子２６や放電用スイッチング素子３０に異常が生じると、駆動対象とするスイッチング素子Ｓ＊＃を駆動できないこと。
【解決手段】定電流用スイッチング素子２６および放電用スイッチング素子３０は、ゲート抵抗体２８を介してスイッチング素子Ｓ＊＃のゲートに接続されている。ゲート抵抗体２８の両端の電圧は、差動増幅回路７０によって出力電圧Ｖｇｉに変換され異常判断部７２に取り込まれる。異常判断部７２では、ゲート抵抗体２８に流れる電流に基づき、定電流用スイッチング素子２６や放電用スイッチング素子３０に異常が生じたか否かを判断する。 （もっと読む）

【課題】電流制御用トランジスタ、電流検出用抵抗及びオフ駆動用スイッチング素子の少なくともいずれかの異常を検出できる電子装置を提供する。
【解決手段】制御回路は、正常時のミラー期間Ｔｍの終了時ｔ４におけるＩＧＢＴ１１０ｄのゲート電圧がミラー電圧Ｖｍより高い場合、電流制御用ＦＥＴ１２１ａのショート故障、又は、電流検出用抵抗１２１ｂのショート故障が発生していると判断する。具体的には、ＩＧＢＴ１１０ｄのゲート電圧の立ち上がり時ｔ２を基準として、所定時間Ｔ１経過後のｔ４におけるＩＧＢＴ１１０ｄのゲート電圧に基づいて異常を検出する。これにより、電流制御用ＦＥＴ１２１ａ又は電流検出用抵抗１２１ｂの異常を検出するころができる。 （もっと読む）

【課題】電力用半導体装置がＯＦＦ状態の時に電源電圧の急峻な増加が発生した場合であっても、出力トランジスタがＯＮすることを防止する。
【解決手段】本発明の電力用半導体装置は、電源端子と出力端子との間に接続された出力トランジスタと、出力トランジスタのゲートに接続された第１ノードを充放電し、出力トランジスタをＯＮ／ＯＦＦ制御するゲート充放電回路と、第１ノードと出力端子との間に接続されたショートスイッチ回路と、ショートスイッチ回路を制御するショート制御回路と、を備える。ターンオン期間、ＯＮ期間及びターンオフ期間において、ショート制御回路は、ショートスイッチ回路を介した第１ノードと出力端子との間の電気的接続を切断する。ＯＦＦ期間において、ショート制御回路は、ショートスイッチ回路を介して第１ノードと出力端子との間を電気的に接続する。 （もっと読む）

【課題】電圧制御形のスイッチング素子Ｓ＊＃の導通制御端子の電圧が正常時におけるシリーズレギュレータ２２の出力電圧（ゲート印加電圧ＶｇＨ）よりも低くなる中間電圧異常に対処できないこと。
【解決手段】ウィンドウコンパレータ７０は、ゲート電圧Ｖｇｅが、スイッチング素子Ｓ＊＃がオン状態に切り替わる電圧とゲート印加電圧ＶｇＨとの間の中間電圧であると判断されることで、論理「Ｈ」の信号を出力する。この信号は、ローパスフィルタ７２を介して中間電圧異常検出部７４に取り込まれる。中間電圧異常検出部７４では、ローパスフィルタ７２の出力が論理「Ｈ」となることで、放電用スイッチング素子３０、ソフト遮断用スイッチング素子４２およびオフ保持用スイッチング素子６０をオン操作して且つ、充電用スイッチング素子２４およびシリーズレギュレータ２２をオフ状態に切り替える。 （もっと読む）

【課題】パワースイッチング素子Ｓ＃＊がオン状態であるときとオフ状態であるときとの双方においてそのゲートの電圧を適切に検出することが困難なこと。
【解決手段】パワースイッチング素子Ｓ＃＊のゲートおよびエミッタ間は、ゲート電圧が低下することをトリガとして、オフ保持用スイッチング素子４０によって短絡される。オフ保持用スイッチング素子４０は、集積回路（ドライブＩＣ２０）によってオン操作される。パワースイッチング素子Ｓ＃＊のゲートに電圧を印加する電源２８，３０はそれぞれ端子電圧が相違し、ゲート電圧が上昇することで端子電圧の低い電源３０から端子電圧の高い電源２８へと切り替える。パワースイッチング素子Ｓ＃＊がオフ状態であるときには端子Ｔ１の電圧を、また、オン状態であるときには端子Ｔ２の電圧を、それぞれゲート電圧として検出する。 （もっと読む）

【課題】従来の負荷駆動装置は、電源が正常に接続された場合の待機時において消費電流が増大するという問題があった。
【解決手段】本発明にかかる負荷駆動装置は、電源端子ＰＷＲと出力端子ＯＵＴとの間に接続された出力トランジスタＴ１と、出力端子ＯＵＴと接地端子ＧＮＤ１との間に接続される負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤ２との間に接続され、出力トランジスタＴ１を非導通にする場合に出力トランジスタＴ１のゲートと接地端子ＧＮＤ２との間を導通する放電トランジスタＭＮ１と、出力端子ＯＵＴと接地端子ＧＮＤ２との間に接続され、接地端子ＧＮＤ２の電位が所定値以上となった場合に導通し、出力トランジスタＴ１の非導通状態を維持する補償トランジスタＭＮ７と、接地端子ＧＮＤ２と補償トランジスタＭＮ７のバックゲートとの間に接続された第１の抵抗Ｒ３と、を備える。 （もっと読む）

【課題】従来の負荷駆動装置は、電源が正常に接続された場合の待機時において消費電流が増大するという問題があった。
【解決手段】本発明にかかる負荷駆動装置は、電源端子ＰＷＲと出力端子ＯＵＴとの間に接続された出力トランジスタＴ１と、出力端子ＯＵＴと接地端子ＧＮＤとの間に接続された負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤとの間に設けられ、電源１１の極性が逆になった場合に出力トランジスタＴ１を導通状態にする保護トランジスタＭＮ３と、電源１０の極性が正常の場合に接地端子ＧＮＤと保護トランジスタＭＮ３のバックゲートとを導通状態に制御するバックゲート制御回路１７と、を備える。 （もっと読む）

【課題】従来の電力供給制御回路は、電源が正常に接続された場合の待機時において消費電流が増大するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、電源端子ＰＷＲと接地端子ＧＮＤとの間に設けられた出力トランジスタＴ１及び負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤとの間に設けられ、電源１０の極性が逆になった場合に出力トランジスタＴ１を導通状態にする保護トランジスタＭＮ８と、出力端子に逆起電圧が印加された場合に出力トランジスタＴ１を導通状態にする負電圧制御部と、出力端子に逆起電圧が印加された場合に、接地端子ＧＮＤと出力端子とを導通状態にする補償トランジスタＭＮ７と、電源１０の極性が正常の場合に、接地端子ＧＮＤと補償トランジスタＭＮ７及び保護トランジスタＭＮ９のバックゲートとを導通状態に制御するバックゲート制御回路１８と、を備える。 （もっと読む）

【課題】ソフトシャットダウンのための抵抗を別途設ける必要がなく、部品点数を削減でき、コストを抑えることができるスイッチング素子駆動装置を提供する。
【解決手段】ＩＧＢＴ１１０ｄのコレクタ電流が過電流状態になると、過電流判定回路１２２ｄは、過電流信号を出力する。過電流信号が入力されると、トランジスタ駆動回路１２２ｅは、ＭＯＳＦＥＴ１２２ａをオフするとともに、所定時間経過後、ＭＯＳＦＥＴ１１２ｃをオンする。ＭＯＳＦＥＴ１１２ｃのオン抵抗は、ＭＯＳＦＥＴ１２２ｂのオン抵抗とゲート抵抗１２１との合成抵抗の２倍以上となるように設定されている。そのため、ＩＧＢＴ１１０ｄのゲート電圧は、ＭＯＳＦＥＴ１２２ｂによってゲート抵抗１２１を介して放電する場合に比べ緩やかに放電され、ソフトシャットダウンする。従って、ソフトシャットダウンのための抵抗を別途設ける必要がなく、部品点数を削減でき、コストを抑えることができる。 （もっと読む）

【課題】半導体素子の種類によらず半導体素子を確実に保護することが可能な半導体素子駆動回路を提供する。
【解決手段】このＩＧＢＴ駆動回路では、ＩＧＢＴ１のゲート−補助エミッタ間にトランジスタ６を接続し、ＩＧＢＴ１の主電流Ｉが所定値Ｉ１を超えたことに応じてトランジスタ６を導通させ、その所定時間Ｔｄ１経過後に制御信号ＶＣを「Ｌ」レベルにし、トランジスタ６を非導通にするとともにＩＧＢＴ１のゲートの電荷を抵抗素子２０およびトランジスタ１７を介して放電させる。したがって、ＩＧＢＴ１のコレクタに発生するサージ電圧ＶＳを小さく抑制できる。 （もっと読む）

【課題】トランジスタのゲート電位をスレショルド電位未満に維持するための構成を備えるスイッチング回路において、ゲート電位の立ち上がりの遅延を抑制すること等。
【解決手段】電圧制御される主トランジスタと、グランド端子に接続され、前記主トランジスタのゲートスレショルド電圧よりもオン時ドレインーソース間電圧が低い副トランジスタと、第１の抵抗が設けられ、電源装置に接続される端子と前記主トランジスタのゲートとを接続する第１の電力ラインと、前記主トランジスタのゲートから前記副トランジスタへ流れる電流を選択的に許容する第２の電力ラインと、第２の抵抗が設けられ、前記端子と前記副トランジスタとを接続する第３の電力ラインと、を有し、前記第２の抵抗の抵抗値は、前記主トランジスタの容量と前記第１の抵抗の抵抗値の積を前記副トランジスタの容量で除した値よりも小さい値である、スイッチング回路。 （もっと読む）

【課題】ターンオフ時に出力端子に発生する逆起電圧に対して、電源の逆接続回路の影響を受けずに過電圧保護回路が正常に動作する電力供給制御回路を提供することである。
【解決手段】第１電源ライン１０１と出力端子１０６との間に接続される出力トランジスタ１０９と、出力端子と第２電源ライン１０２との間に接続される負荷１１２と、出力トランジスタ１０９の制御端子と第１電源ライン１０１との間に接続され負荷からの逆起電圧に対して導通状態となるスイッチトランジスタ１１０を含んで構成される過電圧保護回路と、電源が電源ラインに逆方向に接続された場合は出力トランジスタの制御端子に対して電気通路を形成し、一方、正常に接続された場合はその電気通路を負荷からの逆起電圧に対しても遮断状態とする電源逆接続保護回路（１１４、１１５、１２１、１２２）を備えて構成される。 （もっと読む）

【課題】パワー半導体素子回路のパワー損失を低減することができるパワー半導体素子の駆動回路を提供する。
【解決手段】ハイレベルの電圧が制御端子に印加されたときにオンになるパワー半導体素子を駆動する回路であって、ドライバーＩＣ２と、ドライバーＩＣ２の出力電圧がハイレベルであるときに、ドライバーＩＣ２の出力電圧よりも高い電圧をｎチャネルのパワーＭＯＳＦＥＴ１のゲート端子に印加する高電圧駆動回路３とを備えることを特徴とするパワー半導体素子の駆動回路。 （もっと読む）

【課題】過電流検出において精度の高い温度補償を行う。
【解決手段】制御回路２０は、ＮＭＯＳトランジスタＮＭ０と出力端子ＯＵＴ間を接続するワイヤ１７に流れる負荷電流Ｉａとワイヤ１７の抵抗分とによってワイヤ１７の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に負過電流Ｉａを制限するようにＮＭＯＳトランジスタＮＭ０を制御する。制御回路２０は、一端から電流源Ｉ１によって電流を順方向に流すと共に他端をワイヤ１７の一端に接続するダイオード群２１と、一端から電流源Ｉ２によって電流を順方向に流すと共に他端をワイヤ１７の他端に接続するダイオード群２２と、を備え、ワイヤ１７の抵抗分の温度変化によって生じる出力電流制限値の変化が少なくなるように、ダイオード群２１、２２の一端間の電位差に基づいて所定値を補正する。 （もっと読む）