【課題】高い周波数の差動信号をシングルエンドの信号に変換可能な信号変換回路、当該信号変換回路を備えたアイソレータ回路及び信号変換方法を提供すること
【解決手段】本発明にかかる信号変換回路１０は、差動信号である信号Ｄ１及び信号Ｄ２が入力されるヒステリシスコンパレータ１、２及び変換バッファ３を備える。ヒステリシスコンパレータ１は、信号Ｄ１の電位Ｖ１と信号Ｄ２の電位Ｖ２との大小の比較結果を信号Ｅ１として出力する。ヒステリシスコンパレータ２は、電位Ｖ１と電位Ｖ２との大小を比較し、当該比較結果を信号Ｅ１の反転信号である信号Ｅ２として出力する。変換バッファ３は、信号Ｅ１及び信号Ｅ２をシングルエンド信号Ｆに変換する。 （もっと読む）

【課題】Ａ／Ｄ変換器においてノイズ等の異常値を除去し高精度のＡ／Ｄ変換結果を出力する。
【解決手段】Ａ／Ｄ変換器は、奇数回のサンプリングでビット毎に行う多数決に基づきＡ／Ｄ変換結果を補正する多数決回路Ｍ４を具備する。多数決回路Ｍ４は、第１判定回路Ｍ１１、Ｍ１３、第１補正回路Ｍ１５、Ｍ１７、第２判定回路Ｍ１２、Ｍ１４、第２補正回路Ｍ１６、Ｍ１８を備える。第１判定回路はビット毎のサンプリングによるＡ／Ｄ変換結果の“１”出現回数が第１判定値と一致する場合、桁上げ付近且つ桁上げありと判定する。第１補正回路は、判定されたビットより下位ビットのＡ／Ｄ変換結果を“０”に補正する。第２判定回路はビット毎のサンプリングによるＡ／Ｄ変換結果の“１”出現回数が第２判定値と一致する場合、桁上げ付近且つ桁上げなしと判定する。第２補正回路は判定されたビットより下位ビットのＡ／Ｄ変換結果を“１”に補正する。 （もっと読む）

【課題】消費電力を低減することが可能なΔΣＡＤＣ回路を提供する。
【解決手段】ΔΣＡＤＣ回路１００に、所定の周期でサンプリングされる入力信号の積分値を出力する積分器１０３と、前記積分値が基準値を上回った場合にパルス信号を出力するとともに、前記積分値と前記基準値との差分値を積分器１０３に入力する差分器と、前記差分器からのパルス信号が入力され、当該パルス信号の入力回数をカウントしてカウンタ値として出力するカウンタ回路１０５と、積分器１０３への電力供給を停止したときにおける積分器１０３の積分値およびカウンタ回路１０５のカウンタ値を保持する積分値・カウンタ値保持部と、を具備し、前記積分値・カウンタ値保持部により保持された前記積分値および前記カウンタ値を、それぞれ積分器１０３への電力供給を再開したときにおける積分器１０３の積分値の初期値およびカウンタ回路１０５のカウンタ値の初期値とする。 （もっと読む）

【課題】小型のロータリーエンコーダで、高分解能かつ耐ノイズ性に優れたエンコーダシステムを提供する。
【解決手段】モータの回転軸に取付けられ、正弦波、余弦波のアナログ電圧信号１ａを発生するエンコーダ３からの情報に基づき、モータをサーボアンプ８で駆動するシステムにおいて、アナログ電圧信号１ａをディジタル信号に変換するＡＤコンバータ２と、変換されたディジタルデータをシリアルデータとしてサーボアンプ８に伝送するシリアル伝送手段４と、シリアルデータから位置情報あるいは計数情報を出力するデータ処理部７とを備え、データ処理部７に、ディジタルデータに変換された正弦波、余弦波情報を高分解能化する内挿処理手段６を有し、データ処理部７をサーボアンプ８に設ける。 （もっと読む）

【課題】高精度化と低消費電力化及び小面積を実現したパイプライン型Ａ／Ｄ変換回路を備えた半導体集積回路装置を提供する。
【解決手段】シリーズに結合された複数のステージを有するパイプライン型Ａ／Ｄ変換回路を有する。上記複数のステージのうち最終段を除く各ステージは、サブＡ／Ｄ変換器でその入力信号を小ビットのデジタル信号に変換する。上記サブＡ／Ｄ変換器のデジタル出力信号をサブＤ／Ａ変換器でＤ／Ａ変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。上記最終段ステージは、前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、上記比較器の出力信号を保持するラッチ回路とを有する。 （もっと読む）

【課題】広範囲のアナログ入力電流をディジタル出力電圧に変換する温度特性の改善された対数圧縮型アナログ−ディジタル変換回路及び半導体光センサ装置を提供する。
【解決手段】ｐｎ接合の順方向特性を利用して入力電流を電圧に対数変換して出力する対数増幅器と、前記対数増幅器の出力電圧に基づくディジタル信号を出力する変換器と、を備え、前記変換器は、温度依存性を有する基準電圧源を用いて発生させた電圧と前記対数増幅器の前記出力電圧とを逐次比較することにより前記対数増幅器が有する温度依存性を抑制しつつ前記対数増幅器の出力電圧に基づくディジタル信号を出力することを特徴とする対数圧縮型アナログ−ディジタル変換回路が提供される。 （もっと読む）

【課題】Ａ／Ｄ変換装置が外部装置に対してＡ／Ｄ変換処理結果のみを送信している最中にエラーを生じたとしても外部装置側で当該エラーの存在を認識できるようにする。
【解決手段】Ａ／Ｄ変換装置は、１６ビットの固定通信データ長でＡ／Ｄ変換処理結果をマイコンに対して送信する。Ａ／Ｄ変換器は、Ａ／Ｄ変換処理中に生じたエラー情報をメモリに保持し、マイコンから送信される準備コマンドに応答するための準備応答信号に付してマイコンに当該エラー情報を送信する（ステップＳ５）。 （もっと読む）

【課題】入力信号を二値化するための二値化回路及び二値化方法に関し、ノイズに対して適切な二値化が行なえる二値化回路及び二値化方法を提供することを目的とする。
【解決手段】本発明は、入力信号を二値化する二値化回路であって、入力信号を微分し、全波整流した波形に整形する波形整形回路（１１１、１１２）と、波形整形回路（１１１、１１２）で整形された信号の最大値をホールドするホールド回路（１１３）と、ホールド回路（１１３）にホールドされた最大値に応じて閾値を生成する閾値生成回路（１１４）と、波形整形回路（１１１、１１２）で整形された信号と閾値生成回路（１１４）で生成された閾値とを比較する比較回路（１１５）と、比較回路（１１５）の比較結果に応じて入力信号を二値化した信号を生成する出力回路（１１６）とを有することを特徴とする。 （もっと読む）

【課題】コンパクトな構成でキャリア周波数成分を十分に除去する。
【解決手段】第１信号（Ｓ１）とフィードバック信号（Ｓ２）を比較する電圧比較器（１１）およびフィードバック信号（Ｓ２）を出力する電圧フィードバック回路（１２）を含むＡＤコンバータ（１）と、フィードバック信号（Ｓ２）を入力とする１入力Ｎ出力のデマルチプレクサ（２）と、デマルチプレクサ（２）のＮ個の出力信号を積分するＮ個の積分器（３）と、Ｎ個の積分器（３）の出力信号をそれぞれ入力とするＮ入力１出力のマルチプレクサ（４）と、アナログ信号Ａｉとマルチプレクサ（４）の出力信号の差分を出力する減算器（５）と、減算器（５）の出力信号を増幅し第１信号（Ｓ１）とする増幅器（６）と、マルチプレクサ（２）の入力切替およびデマルチプレクサ（４）の出力切替をキャリア波に同期して循環的に行わせる切替制御回路（７）とを具備する。 （もっと読む）

【課題】データ解析結果をフィードバックさせてより精度の高い解析処理を可能とする集積回路装置、マイクロコンピュータ、電子機器を提供すること。
【解決手段】本集積回路装置１０は、所与のパラメータ７０、７２、７４、７６、７８に基づき、センサ１００から受け取ったアナログ信号６０に対して所定の周波数帯域を抽出してデジタル変換を行いデジタル信号を出力するアナログ信号処理回路４０と、デジタル信号６２に基づき、デジタルデータ列が描く波形の特徴抽出を行う特徴抽出処理手段５０と、特徴情報６４を受け取り、予め用意されたパラメータ調整用アルゴリズム又はパラメータ調整用テーブルを用いて、アナログ信号処理回路の前記パラメータを調整するためのパラメータ調整値を演算するパラメータ調整値演算手段２０、３０とを含む。前記アナログ信号処理回路４０は、パラメータの調整値に基づき前記所与のパラメータの値をプログラマブルに調整する。 （もっと読む）

【課題】サンプル値系列の量子化分解能を十分に高くすることができ、さらにサンプリングクロックの高速化が可能なＰＲＭＬ方式の再生信号処理装置を実現する。
【解決手段】Ａ／Ｄ変換器２として、例えば５値程度の低分解能のものを使用する。これにより高速なＡ／Ｄ変換が可能になって、再生速度を向上させることができる。さらに、補間演算回路４による補間演算により、高い量子化分解能にて再生信号のサンプル系列を得る。このため、ビタビ復号における復号エラー率を十分に低い値に維持することが可能になる。 （もっと読む）

【課題】ヒステリシスを有するコンパレータを提供すること。
【解決手段】一実施形態においてコンパレータは、入力電圧及び基準電圧を受け取り第１の差動出力を生成する第１の差動入力段と、差動入力を有し第２の差動出力を生成する第２の差動入力段とを有する。コンパレータ段は、第１の差動出力及び第２の差動出力に応答し、コンパレータ出力を生成する。コンパレータはヒステリシス制御回路を更に有し、ヒステリシス制御回路はその構成要素として、１）第２の差動入力段の差動入力間に接続された抵抗器及びヒステリシス調整電圧、２）第１の電圧発生器及び第２の電圧発生器、並びに３）コンパレータ出力の制御により、第１の電流発生器と第２の電流発生器の異なる組み合わせを作動させ、抵抗器を流れる第１の電流又は第２の電流を誘導する、少なくとも１つのスイッチを有する。 （もっと読む）

【課題】 正確な利得制御が可能な信号処理装置を提供する。
【解決手段】 オーディオ信号処理装置１００において、可変利得増幅器１０は、アナログのオーディオ信号ＳＩＧ１２を増幅する。Ａ／Ｄ変換器１２は、可変利得増幅器１０により増幅されたオーディオ信号ＳＩＧ１４をアナログデジタル変換する。利得制御部１４はデジタル回路により構成され、Ａ／Ｄ変換器１２から出力されるデジタルのオーディオ信号ＳＩＧ１６にもとづき、可変利得増幅器１０の利得を制御する。 （もっと読む）