【課題】電圧分解能を低下させることなく、高速化することができるＡ／Ｄ変換装置および固体撮像装置を提供する。
【解決手段】所定のアナログ・デジタル変換期間をＴｓとしたとき、（１−１／ｎ）Ｔｓ（ｎ：正の整数、ｎ≧２）より短い第１のサンプリング期間と、（１／ｎ）Ｔｓの第２のサンプリング期間とを設定し、アナログ信号を出力して第１のサンプリングを行わせ、該アナログ信号をｎ倍に増幅し、デジタルオフセット信号で選択されたアナログオフセット信号を加えた増幅アナログ信号を出力して第２のサンプリングを行わせるＡ／Ｄ制御回路と、第１のサンプリング結果から第１のデジタル信号とデジタルオフセット信号とを生成し、第２のサンプリング結果から第２のデジタル信号を生成し、デジタルオフセット信号と第２のデジタル信号とに基づいて、期間Ｔｓに対応した第３のデジタル信号を生成して出力するデジタル生成回路と、を備える。 （もっと読む）

【課題】ビット判定時に比較部での比較時間が長くなることによりＡＤ変換時間が長くなることを抑制する。
【解決手段】アナログ電圧生成部１１が、受信したアナログ信号を外部クロック信号Φｓに同期してサンプリングし、制御信号に基づいて第１のアナログ電圧及び第２のアナログ電圧を生成し、比較部１２がクロック信号Φｃに同期して第１のアナログ電圧と第２のアナログ電圧の大きさを比較し、制御部１３が第１のアナログ電圧と第２のアナログ電圧の電圧差を縮小させていき、比較部１２の比較結果に基づいて、外部クロック信号Φｓに同期してサンプリングされたアナログ信号に応じたデジタル信号を生成し、中心電圧調整部１５が、クロック信号Φｃの信号遷移の回数が閾値以上になると、比較部１２の入力トランジスタに流れる電流が増加するように、第１のアナログ電圧と第２のアナログ電圧の中心電圧を調整する。 （もっと読む）

【課題】抵抗性構成要素を利用するデジタル／アナログ変換の技術及び方法を提供する。
【解決手段】ＲＤＡＣ回路は、ｎビットデジタル入力信号から導出されたアナログ出力信号を供給する。ＲＤＡＣ回路は、複数の抵抗性回路分岐１０を含み、各抵抗性回路分岐は、プルアップ／プルダウンネットワーク構成に配置する。ＲＤＡＣ回路は、並列に位置決めされた複数の抵抗性回路分岐を含み、複数の抵抗性回路分岐の各々は、第１のインバータ回路１４、第２のインバータ回路１６、及び抵抗性構成要素１８を含む。ＲＤＡＣ回路は、アナログ出力信号を供給する出力ノードを含む。 （もっと読む）

【課題】従来よりも高精度かつ高速の変換が可能なカラムＡＤＣを内蔵した固体撮像装置を提供する。
【解決手段】固体撮像装置２００において、各変換部１２は、対応の垂直読出線９を介して出力された各画素の信号を第１〜第Ｎ（Ｎは３以上の整数）の変換ステージを順に実行することによってデジタル値に変換する。第１〜第Ｎ−１の変換ステージでは、各変換部１２は、画素の信号を保持する保持ノードＮＤ１の電圧を所定の電圧ステップずつ変化させながら参照電圧と比較することによって、デジタル値の最上位ビットを含む上位の複数ビットの値を決定する。第Ｎの変換ステージでは、各変換部１２は、第Ｎ−１の変換ステージにおける電圧ステップの範囲またはそれを超える範囲で、保持ノードＮＤ１の電圧を連続的に変化させながら参照電圧と比較することによって、残りの最下位ビットまでの値を決定する。 （もっと読む）

【課題】受信特性に悪影響を及ぼすことなく、受信動作中にバックグランドキャリブレーションを実施可能とする半導体装置を提供する。
【解決手段】受信動作中に、利得や受信チャンネルの切り替えに伴って無効な受信信号が発生するタイミングを検出して、このタイミングに合わせてバックグランドキャリブレーションを行う。このとき、受信信号はもともと無効なのでキャリブレーションに伴うさらなる受信精度の悪化は表面化しない。また、バックグランドキャリブレーションを一定の周期で行う際に発生する不要信号成分も、バックグランドキャリブレーションをランダムなタイミングで行えば発生しない。 （もっと読む）

【課題】比較器に対して最適な同相電圧を与えることによって、動作速度の向上を図る。
【解決手段】比較器１と、前記比較器の応答速度を判定する判定器２と、前記判定器の判定結果に従って、前記比較器の応答速度の遅延を低減するように、前記比較器の複数の入力における同相電圧を制御する電圧制御器３と、を有し、電圧比較回路１００は、電圧比較器（比較器）１，判定器２および電圧制御器３を有する。比較器１は、差動の入力信号Ｖip，Ｖimの高低を比較し、判定器２は、比較器１の動作の遅速を判定して電圧制御器３を制御し、電圧制御器３は、判定器２の出力に従って、入力信号Ｖip，Ｖimの同相電圧（コモン電圧）を制御する。なお、クロック発生器２００は、電圧比較回路１００における比較器１および判定器２に対するクロックを発生する。 （もっと読む）

【課題】相互キャパシタ方式の入力装置の検出感度を改善し、または、センシング時間を短縮する。
【解決手段】送信回路２０は、１回のセンシングごとに送信電極１０に複数のパルス信号を含む送信信号Ｓ１を印加する。Ａ／Ｄコンバータ４４は、各パルス信号のポジティブエッジごとに、演算増幅器３２の出力電圧に応じた検出電圧Ｖｓをデジタル値に変換することにより第１データ系列ＤＲを生成するとともに、各パルス信号のネガティブエッジごとに、検出電圧Ｖｓをデジタル値に変換することにより第２データ系列ＤＦを生成する。ＤＳＰ１０２は、第１データ系列ＤＲと第２データ系列ＤＦそれぞれに含まれる、互いに対応するデジタル値の差分を算出し、各デジタル値の差分を積分する。 （もっと読む）

【課題】セットリング誤差を線形化でき、高速で消費電力の小さいパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】パイプライン型Ａ／Ｄ変換回路において、各段のＡ／Ｄ変換回路部に、複数の比較器を含み、入力信号をＡ／Ｄ変換するサブＡ／Ｄ変換回路と、サブＡ／Ｄ変換回路からのデジタル信号を、正負の参照電圧を基準値として用いて生成したアナログ制御信号にＤ／Ａ変換し、アナログ制御信号に基づき、入力信号を、複数のサンプリングキャパシタを用いてサンプリングし、ホールドし、増幅してＤ／Ａ変換する乗算型Ｄ／Ａ変換回路と、後段側の乗算型Ｄ／Ａ変換回路でサンプリングをする前に、後段側のサンプリングキャパシタを、サブＡ／Ｄ変換回路に含まれる複数の比較器の出力する比較結果信号に応じて、正負の参照電圧の中間電圧値に予め充電するプリチャージ回路と、を設け、セットリング誤差を線形化する。 （もっと読む）

【課題】ＡＤ変換の処理時間を短くすることができるようにする。
【解決手段】 画素から得られるアナログの画素信号のレベルをディジタルデータに変換するための参照信号であって、第１のゲインの参照信号と、第１のゲインと異なる第２のゲインの参照信号が画素データレベル読み出し時に生成され、アナログの画素信号のレベルと参照信号とが比較され、比較処理と並行してカウント処理が行なわれ、第１のゲインの参照信号との比較処理が完了した時点の第１のカウント値がディジタルデータとして取得され、第１のカウント値が予め設定されている閾値に達していない場合、第２のゲインの参照信号との比較処理が完了した時点の第２のカウント値がディジタルデータとして取得される。 （もっと読む）

【課題】入射光の光強度をディジタル信号値に変換するのに要する時間を、得られるディジタル信号値が大きな誤差を含むのを回避しつつ短縮することができるＡ／Ｄ変換器を実現する。
【解決手段】固体撮像装置１００を構成するＡ／Ｄ変換器１２０において、一定値ずつ変化するディジタル値を出力するカウンタ１２４と、該ディジタル値の二乗と該ディジタル値の和に比例させてランプ電圧を発生する二次ランプ発生回路１２３と、アナログ入力電圧と該ランプ電圧とを比較して大小関係の反転時を検出する比較回路１２１と、該比較回路１２１が該反転時を検出したとき、該カウンタから得られる時間情報から、該アナログ入力電圧の平方根を変換して得られるディジタル変換値を取り出すラッチ１２２とを備え、該アナログ入力電圧の平方根を該ディジタル変換値に変換する。 （もっと読む）

【課題】 回路規模の増加を抑制しつつ、複数ビットの量子化信号を生成する。
【解決手段】 量子化装置は、第１クロックの１周期前の量子化信号に基づく量子化誤差と第１信号とに基づいて、第２信号を生成する信号処理部と、第１クロックより高速の第２クロックに同期して動作し、第２信号を第１クロックの１周期以内に量子化し、量子化信号を生成する量子化部とを有している。 （もっと読む）

【課題】応答性を早くすることができるライトセンサを提供する。
【解決手段】センサ信号をデジタル信号に変換する制御部３０に、センサ信号と所定の閾値とを比較する比較手段３２と、比較手段３２の比較結果に基づいてＡＤ変換開始信号を出力する処理手段３３と、センサ信号を第１デジタル信号に変換する第１ＡＤ変換手段３１とを備える。そして、処理手段３３に、受光素子が所定期間露光したときの所定期間経過時のセンサ信号を出力制御回路から比較手段３２に入力させ、比較手段３２の比較結果に基づき、センサ信号が閾値以上のときは第１ＡＤ変換手段３１にＡＤ変換開始信号を入力してセンサ信号を第１デジタル信号に変換させ、センサ信号が閾値未満のときは出力制御回路に受光素子の出力期間を延長させ、延長期間経過時のセンサ信号を比較手段３２に入力させて比較手段３２の比較結果に基づいた処理を行わせる。 （もっと読む）

【課題】ＡＤ変換結果に異常があった場合に、再変換の実行開始までの時間を短縮することのできるＡＤ変換回路を提供する。
【解決手段】実施形態のＡＤ変換回路１は、最上位ビットから順次値が確定する逐次比較レジスタ１１１を有する逐次比較ＡＤ変換部１１と、逐次比較ＡＤ変換部１１の前回の変換結果が書き込まれた変換結果レジスタ１２とを備える。このＡＤ変換回路１は、比較部１３が、ＡＤ変換の途中で、逐次比較レジスタ１１１の値の確定した範囲のビット値を変換結果レジスタ１２の同一範囲のビットの値と比較し、変換開始制御部１４が、比較部から比較結果が不一致であることを示す不一致信号ＵＭが出力されたときに、逐次比較ＡＤ変換部１１へ新たな変換の開始を指示する変換開始信号ＳＴを出力する。 （もっと読む）

【課題】ノイズを減らしながら広帯域入力信号をデジタル化する。
【解決手段】スプリッタ１０は、特定帯域幅を有する入力信号１２を複数の分配信号１４及び１６へと分配する。高調波ミキサ１８及び２４は、分配信号１４及び１６の夫々を、関連する高調波信号２０及び２６と混合し、関連する混合信号２２及び２８を生成する。デジタイザ３０及び３２は、夫々の混合信号２２及び２８をデジタル化する。高調波ミキサ１８及び２４に関する高調波信号の少なくとも１つの１次高調波は、デジタイザ３０及び３２の少なくとも１つの有効サンプル・レートと異なっている。 （もっと読む）

【課題】高速に、かつ高精度で動作する比較器及びＡＤＣ等を構築すること。
【解決手段】従来の比較器は、比較器に入力される２つの入力電圧の差が小さいほど、安定した比較結果を得るまでに時間がかかり、また、２値の出力しか得られない。安定した比較結果が得られるまでの状態を、通常メタステーブル状態と呼んでいる。本発明は、このメタステーブル状態を積極的に利用する。すなわち、メタステーブル状態を検出することで、ハイとロウの中間レベルの判定を合わせて行える。これによって、３値以上を出力する比較器が容易に実現できる。本発明の比較器は、比較器の数を減少させることができると同時に、通常では判定が終了していない状態で比較動作を終了させることが可能になるため、速度向上にも役立ち、高速、高精度のＡＤＣ（アナログデジタル変換器）等の機器に応用できる。 （もっと読む）

【課題】画像生成処理の高速化と省電力化を図ることができる超音波診断装置を提供する。
【解決手段】アレイトランスデューサから出力される受信信号の振幅に応じて、受信信号処理部による受信信号のＡ／Ｄ変換可能範囲のうち実際にＡ／Ｄ変換が実行されるＡ／Ｄ変換実行範囲を限定し、受信信号のＡ／Ｄ変換を行う。Ａ／Ｄ変換実行範囲は、測定深度に関わらずに所定のビット幅を有し、Ａ／Ｄ開始ビットおよびＡ／Ｄ終了ビットで特定され、測定深度が増すほど、Ａ／Ｄ変換実行範囲のＡ／Ｄ開始ビットおよびＡ／Ｄ終了ビットが漸減される。 （もっと読む）

【課題】低電力動作、高速動作が可能で、しかも小型化が容易で、出力段の増幅器のゲインを精度良く制御することが可能なＡＤ変換器および信号処理システムを提供する。
【解決手段】入力した２つのアナログ信号との関係に応じた値のデジタルデータを生成し、２つのアナログ残差信号を第１の増幅器および第２の増幅器で、制御されるゲインをもって増幅して出力する複数のＡＤ変換ステージと、第１の増幅器および第２の増幅器の出力信号のモニター結果に応じて第１の増幅器および第２の増幅器のゲインを制御するゲイン制御部と、を有し、第１の増幅器および第２の増幅器は、オープンループの増幅器により形成され、ゲイン制御部は、少なくとも１つのＡＤ変換ステージにおける第１の増幅器および第２の増幅器の出力信号の振幅情報を取り出し、ステージから出力されるアナログ信号の振幅が、設定される設定振幅に収束するようにゲイン制御を行う。 （もっと読む）

【課題】汎用のＶ−Ｆ変換器を用いて広い周波数帯域においても高精度なパルスカウントができるＶ−Ｆ変換装置を提供する。
【解決手段】入力する信号量に応じたアナログ電圧値を出力するアナログ電圧出力回路１と、アナログ電圧出力回路１が出力するアナログ電圧値を周波数に変換して周波数に応じたパルスを出力する複数のＶ−Ｆ変換器２１ａ、２１ｂ、・・・２１ｎと、該複数のＶ−Ｆ変換器から入力する複数のパルスをフィルタリングし、このフィルタリングされたパルスの数をカウントする演算手段３１とを備える。 （もっと読む）

【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。 （もっと読む）

【課題】ＡＤコンバータの変換時間および検査時間を削減する。
【解決手段】
本発明にかかる逐次比較型ＡＤコンバータ１０は、アナログ入力をサンプルホールドするサンプルホールド回路１３と、サンプルホールド回路１３から出力された電位と基準電位とを逐次比較する比較器１４と、比較器１４による比較結果を記憶する逐次比較レジスタ１５と、逐次比較レジスタから出力された比較結果のうち上位ビットの値を記憶するＳＡＲ上位ビットレジスタ１７と、逐次比較レジスタ１５から出力された比較結果の下位ビットの値に基づいて、比較器１４における次回以降の逐次比較を全ビットについて行うか、または下位ビットについてのみ行うかを設定するスキップフラグ設定回路１８と、を備える。 （もっと読む）