【課題】ユーザに負担をかけることなく、容易にアナログ音響信号の音質劣化を抑制することが可能なレベル調整装置を提供すること。
【解決手段】入力ポートはアナログ入力ブロック８００を有し、アナログ入力ブロック８００は、迂回スイッチ８０１、固定ゲインにて信号レベルの減衰を行うパッド８０２、可変ゲインにて信号レベルを増幅又は減衰して調整するアンプ８０３を備える。迂回スイッチ８０１はパッド８０２とアンプ８０３により信号レベルが調整されるパッドオン状態とアンプ８０３のみで信号レベルが調整されるパッドオフ状態を切り替えられる。信号レベルの調整の後に、パッドオン状態で、かつパッドのオン・オフの何れの状態でもゲインの調整が可能な重複範囲ＲＯＶの範囲内である入力ポートを抽出し、該当する入力ポートのアナログ入力ブロック８００に対して、パッドオフ状態への切り替え調整処理を行う。 （もっと読む）

【課題】電圧分解能を低下させることなく、高速化することができるＡ／Ｄ変換装置および固体撮像装置を提供する。
【解決手段】所定のアナログ・デジタル変換期間をＴｓとしたとき、（１−１／ｎ）Ｔｓ（ｎ：正の整数、ｎ≧２）より短い第１のサンプリング期間と、（１／ｎ）Ｔｓの第２のサンプリング期間とを設定し、アナログ信号を出力して第１のサンプリングを行わせ、該アナログ信号をｎ倍に増幅し、デジタルオフセット信号で選択されたアナログオフセット信号を加えた増幅アナログ信号を出力して第２のサンプリングを行わせるＡ／Ｄ制御回路と、第１のサンプリング結果から第１のデジタル信号とデジタルオフセット信号とを生成し、第２のサンプリング結果から第２のデジタル信号を生成し、デジタルオフセット信号と第２のデジタル信号とに基づいて、期間Ｔｓに対応した第３のデジタル信号を生成して出力するデジタル生成回路と、を備える。 （もっと読む）

【課題】精度の高いＡＤ変換を行うことがが可能なＡＤ変換回路を提供すること。
【解決手段】本発明にかかるＡＤ変換回路は、プリアンプ１１，１２と、コンパレータ２１，２２，２４と、スイッチ３１，４１と、トランジスタＴｒ１，Ｔｒ５と、スイッチ４１をオンした場合におけるコンパレータ２１の比較結果に基づいてコンパレータ２１のオフセット電圧を補正する第１補正部と、スイッチ３１をオンし、スイッチ４１及びトランジスタＴｒ１，Ｔｒ５をそれぞれオフした場合におけるコンパレータ２１の比較結果に基づいてプリアンプ１１のオフセット電圧を補正する第２補正部と、を備える。 （もっと読む）

【課題】ＲＦサンプリングシステムの動的資源割り当てのための方法および装置を提供すること。
【解決手段】
受信した無線周波数（ＲＦ）信号から、タイムインタリーブされた複数のサンプルを生成し、そのタイムインタリーブされた複数のサンプルを組み合わせて信号品質を生成することにより決定された信号品質測定値に基づいた、ＲＦサンプリングシステムの動的資源割り当てのための方法および装置。 （もっと読む）

【課題】いくつかの逐次比較サイクルでサイクル当たり１つよりも多いビットに変換するアナログ／デジタル変換器（ＡＤＣ）を提供する。
【解決手段】システムは、容量性サブＤＡＣ回路４１０及び比較器４３０を含み、スイッチＳ２は、１つ又はそれよりも多くの最初のサイクル中に容量性サブＤＡＣ回路を隔離し、かつ１つ又はそれよりも多くの最終サイクル中にサブＤＡＣ回路を融合し、逐次比較型レジスタ（ＳＡＲ）４４０は、デジタル出力信号又はＤＡＣデジタル信号を発生させる。また、システムは、ＤＡＣ回路を含み、アナログ入力信号及びＤＡＣアナログ信号のうちの少なくとも一方で入力キャパシタＣｉｎを予充電し、プログラマブル利得増幅器４２０は、誤差信号を増幅し、マルチビットＡＤＣは、増幅された誤差信号をマルチビットデジタル信号に変換し、ＳＡＲは、マルチビットデジタル信号を使用してＤＡＣデジタル信号又はデジタル出力信号を発生させる。 （もっと読む）

【課題】受信特性に悪影響を及ぼすことなく、受信動作中にバックグランドキャリブレーションを実施可能とする半導体装置を提供する。
【解決手段】受信動作中に、利得や受信チャンネルの切り替えに伴って無効な受信信号が発生するタイミングを検出して、このタイミングに合わせてバックグランドキャリブレーションを行う。このとき、受信信号はもともと無効なのでキャリブレーションに伴うさらなる受信精度の悪化は表面化しない。また、バックグランドキャリブレーションを一定の周期で行う際に発生する不要信号成分も、バックグランドキャリブレーションをランダムなタイミングで行えば発生しない。 （もっと読む）

【課題】一層のノイズ低減を図ることができることはもとより、低周波ノイズの低減を図ることができる比較器、ＡＤ変換器、固体撮像装置、およびカメラシステムを提供する。
【解決手段】比較器５００Ａは、第１の入力サンプリング容量Ｃ５１１と、第２の入力サンプリング容量Ｃ５１２と、出力ノードｄと、一方の入力端子に、第１の入力サンプリング容量を介して、信号レベルが傾きをもって変化するスロープ信号を受け、他方の入力端子に、第２の入力サンプリング容量を介して入力信号を受けて、スロープ信号と入力信号との比較動作を行う差動比較部としてのトランスコンダクタンス（Ｇｍ）アンプ５１１と、Ｇｍアンプの出力部ｃと出力ノードｄとの間に配置され、Ｇｍアンプの出力部の電圧を一定に保持するアイソレータ５３０とを有する。 （もっと読む）

【課題】最小限の構成を用いて、演算増幅器の入出力端子間の寄生容量に起因する増幅回路の演算誤差を補償し、高精度の増幅率を得る。
【解決手段】増幅回路１０は、一方の端子が演算増幅器Ａ１の反転入力端子に、他方の端子が演算増幅器Ａ１の反転出力端子に接続された容量ＣＰ５と、一方の端子が演算増幅器Ａ１の非反転入力端子に、他方の端子が演算増幅器Ａ１の非反転出力端子に接続された容量ＣＮ５とを備えている。 （もっと読む）

【課題】ランプ信号の生成に容量帰還型アンプを用いても、良好なＡＤ変換精度でＡＤ変換を行うことができる固体撮像装置を提供することを課題とする。
【解決手段】２次元状に配列された複数の画素と、列毎に配置され画素からの信号を増幅する増幅回路と、ランプ信号を生成する参照信号発生回路と、ランプ信号及び増幅回路からの出力を用いて、画素からの信号をＡＤ変換するＡＤ変換回路とを備え、増幅回路が有する容量帰還型アンプ及び参照信号発生回路が有する容量帰還型アンプにて同じ構造の帰還容量を用い、かつ帰還容量と増幅器との接続関係を同じにするようにして、増幅回路及び参照信号発生回路のそれぞれの帰還容量のキャパシタンスの電圧依存性を等しくし、ＡＤ変換精度を向上させる。 （もっと読む）

【課題】制御電源のＯＮ、ＯＦＦの状態に関係なく、また外部に放電用機材が無くてもフィルタ回路、フライングキャパシタ回路内コンデンサの放電を短時間で可能にするためのアナログ入力回路またはアナログ／ディジタル変換装置を提供する。
【解決手段】縦列接続されたフィルタ回路とフライングキャパシタ回路を複数組備え、複数組のフライングキャパシタ回路の後段を増幅器の入力端子に共通に接続し、増幅器の後段にアナログ／ディジタル変換器を備えるとともに、外部制御電源に接続された基板上に構成されたアナログ／ディジタル変換装置において、フィルタ回路とフライングキャパシタ回路は、並列コンデンサとこれに並列に接続された抵抗と常閉接点の直列回路とを備えており、常閉接点は、制御電源の端子間に接続され、制御用接点を介して励磁される補助リレーにより駆動されているアナログ／ディジタル変換装置。 （もっと読む）

【課題】 キャパシタの誤差の影響を少なくし、Ａ／Ｄ変換器の精度を高める。
【解決手段】 アナログ信号更新部１００は、キャパシタＣ１ＰおよびＣ１Ｎが差動増幅器１５０の入力側に入力キャパシタとして接続され、キャパシタＣ２ＰおよびＣ２Ｎが差動増幅器１５０の入出力間に帰還キャパシタとして接続された第１の状態またはキャパシタＣ２ＰおよびＣ２Ｎが差動増幅器１５０に入力キャパシタとして接続され、キャパシタＣ１ＰおよびＣ１Ｎが差動増幅器１５０に帰還キャパシタとして接続された第２の状態に切り換え可能である。制御部４００は、Ａ／Ｄ変換サイクル単位で、Ａ／Ｄ変換のための係数乗算処理時のアナログ信号更新部１００を交互に第１の状態とし、または第２の状態とする切り換えを行う。平均化部５０２は、所定回数に亙るＡ／Ｄ変換結果が得られる毎に、Ａ／Ｄ変換結果を平均化して出力する。 （もっと読む）

【課題】 差動信号のＡ／Ｄ変換を行うＡ／Ｄ変換器においてチャージインジェクションやクロックフィードスルーに起因したＡ／Ｄ変換の誤差を少なくする。
【解決手段】 各Ａ／Ｄ変換サイクルにおいて、正相アナログ入力部５０Ｐおよび逆相アナログ入力部５０Ｎは、正相アナログ入力信号ＩＮＰおよび逆相アナログ入力信号ＩＮＮをサンプリングし、正相アナログ入力信号ＩＮＰを正相入力ノードＣ１ＰＢまたは逆相入力ノードＣ１ＮＢに、逆相アナログ入力信号ＩＮＮを逆相入力ノードＣ１ＮＢまたは正相入力ノードＣ１ＰＢに供給する。制御部４００は、このサンプリングした各信号の供給先をＡ／Ｄ変換サイクル単位で切り換える。Ａ／Ｄ変換器では、正相入力ノードＣ１ＰＢおよび逆相入力ノードＣ１ＮＢ間の電圧のＡ／Ｄ変換が行われる。平均化部５０２は、所定回数に亙るＡ／Ｄ変換結果が得られる毎に、Ａ／Ｄ変換結果を平均化して出力する。 （もっと読む）

【課題】オフセットの影響、回路規模の増大、フリッカ等を抑制し、画質の向上に好適なドライバの提供。
【解決手段】切換制御信号が第１の論理値のとき、第１、第３の電圧が第１、第３の差動段に、第２、第４の電圧が第２、第４の差動段に入力され、第１、第３の差動段の出力が第１、第３の出力段の入力に、第２、第４の差動段の出力が第２、第４の出力段の入力にそれぞれ接続され、ガンマ抵抗１両端には第１、第２の電圧が、ガンマ抵抗２両端には第３、第４の電圧が印加され、切換制御信号が第２の論理値のとき、第１、第３の電圧が第３、第１の差動段に、第２、第４の電圧が第４、第２の差動段に入力され、第３、第１の差動段の出力が第１、第３の出力段の入力に、第４、第２の差動段の出力が第２、第４の出力段の入力にそれぞれ接続され、ガンマ抵抗１両端には第１、第２の電圧が、ガンマ抵抗２両端には第３、第４の電圧が印加される。 （もっと読む）

【課題】変換対象であるアナログ信号の信号特性に応じた分解能でデジタル信号に変換でき、かつ、その際の消費電力が削減できるようにする。
【解決手段】入力信号Ｇ１の所定の特性を検出する信号特性検出部６と、信号特性検出部により検出された信号特性に基づき分解能を設定し、該分解能のアナログデジタル変換に必要な動作のみを指示する制御信号Ｇ１０を生成し、出力する制御信号生成部７と、複数のレジスタ値が格納されて、レジスタ値に対応したレジスタ信号を出力する逐次比較レジスタと、レジスタ信号をアナログ信号に変換して、基準電圧信号として出力するデジタルアナログ変換器と、入力信号と基準電圧信号とを比較して比較結果信号を出力するコンパレータと、を備える。 （もっと読む）

【課題】ディジタルＰＧＡを含むパイプライン型Ａ／Ｄコンバータであっても、ディジタルＰＧＡの利得に関係なく、線形性エラーが発生することを抑えて、パイプライン型Ａ／Ｄコンバータで生成された信号だけを増幅することができるパイプライン型Ａ／Ｄコンバータを提供する。
【解決手段】ディジタル出力信号ＤｏｕｔのＭＳＢ側を処理するＡ／Ｄコンバータ１０２−１´は、制御部１０５´から出力されたコンパレータ出力制御信号ＣＰ１，ＣＰ１´によって導通状態が制御される出力値固定用スイッチング素子１５１，１５２を有している。ディジタルＰＧＡ２０２によって所定の利得に応じてそれらのスイッチング素子の導通状態を制御することによって、Ａ／Ｄコンバータ１０２−１´，１０２−２´のコンパレータ出力値を固定させておき、通常動作状態のように処理途中の信号に加減算される基準電圧が切り替わらないようにしている。 （もっと読む）

【課題】サンプリング回路の低消費電力化を図る。
【解決手段】サンプリングスイッチＳＷ１を介してサンプリングキャパシタＣ１が接続される出力端子２に、トランジスタＭ１のソースとトランジスタＭ２のソースを接続する。さらに、トランジスタＭ１のゲートと入力端子１との電位差がトランジスタＭ３の閾値電圧にほぼ等しくなるように制御するダイオード接続のトランジスタＭ３と、入力端子１と出力端子２の電位が等しくなるよう制御し、トランジスタＭ１のドレイン電流とトランジスタＭ２のドレイン電流が等しくなるように制御する演算増幅器４とを設ける。 （もっと読む）

【課題】相互キャパシタ方式の入力装置の検出感度を改善し、または、センシング時間を短縮する。
【解決手段】送信回路２０は、１回のセンシングごとに送信電極１０に複数のパルス信号を含む送信信号Ｓ１を印加する。Ａ／Ｄコンバータ４４は、各パルス信号のポジティブエッジごとに、演算増幅器３２の出力電圧に応じた検出電圧Ｖｓをデジタル値に変換することにより第１データ系列ＤＲを生成するとともに、各パルス信号のネガティブエッジごとに、検出電圧Ｖｓをデジタル値に変換することにより第２データ系列ＤＦを生成する。ＤＳＰ１０２は、第１データ系列ＤＲと第２データ系列ＤＦそれぞれに含まれる、互いに対応するデジタル値の差分を算出し、各デジタル値の差分を積分する。 （もっと読む）

【課題】入力信号の温度変化をキャンセルするときの増幅利得の歪み及びバラツキを低減する。
【解決手段】デジタル信号生成回路１０は、増幅ユニット１２と、基準電圧生成回路１４２と、変調器１４０と、を備える。増幅ユニット１２は、温度Ｔに線形依存する信号レベルを有するアナログ入力信号Ａｉｎを増幅する。基準電圧生成回路１４２は、温度Ｔに線形依存させて基準電圧Ｖｒｅｆを生成する。変調器１４０は、基準電圧Ｖｒｅｆに基づいて、増幅ユニット１２が増幅したアナログ入力信号（増幅信号Ａｉｎ´）をデジタル出力信号Ｄｏｕｔに変換する。 （もっと読む）

【課題】セットリング誤差を線形化でき、高速で消費電力の小さいパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】パイプライン型Ａ／Ｄ変換回路において、各段のＡ／Ｄ変換回路部に、複数の比較器を含み、入力信号をＡ／Ｄ変換するサブＡ／Ｄ変換回路と、サブＡ／Ｄ変換回路からのデジタル信号を、正負の参照電圧を基準値として用いて生成したアナログ制御信号にＤ／Ａ変換し、アナログ制御信号に基づき、入力信号を、複数のサンプリングキャパシタを用いてサンプリングし、ホールドし、増幅してＤ／Ａ変換する乗算型Ｄ／Ａ変換回路と、後段側の乗算型Ｄ／Ａ変換回路でサンプリングをする前に、後段側のサンプリングキャパシタを、サブＡ／Ｄ変換回路に含まれる複数の比較器の出力する比較結果信号に応じて、正負の参照電圧の中間電圧値に予め充電するプリチャージ回路と、を設け、セットリング誤差を線形化する。 （もっと読む）

【課題】基準となる二つのアナログ信号を必要とせずに、単相差動変換を含むAD変換装置におけるDCオフセットをキャンセルする。
【解決手段】本発明の一態様としてのAD変換装置は、参照電圧信号を受ける第1端子と、前記参照電圧信号を単相差動変換して第1差動信号を得る単相差動変換回路と、前記参照電圧信号に基づき、前記第1差動信号をAD変換して第1デジタル信号を得るAD変換器と、前記第1デジタル信号と、所定コードを表すデジタル信号との差分であるDCオフセットを検出するデジタル回路と、入力信号を受ける第2端子と、を備え、前記単相差動変換回路は、前記入力信号を単相差動変換して第2差動信号を取得し、前記AD変換器は、前記参照電圧信号に基づき、前記第2差動信号をAD変換して第2デジタル信号を取得し、前記デジタル回路は、前記第2デジタル信号から前記DCオフセットを減算してい第3デジタル信号とし、前記第3デジタル信号を出力する。 （もっと読む）