説明

Fターム[5J024CA04]の内容

フィルタ、等化器 (7,537) | 回路素子 (1,459) | 並列共振回路が並列に接続されているもの (148)

Fターム[5J024CA04]に分類される特許

1 - 20 / 148


【課題】特別な素子を設けなくても、インピーダンスの不整合を抑えることができる帯域通過フィルタを提供する。
【解決手段】本発明に係る帯域通過フィルタは、入力端子T1と、出力端子T2と、一端が接地され、入力端子T1と出力端子T2の間に配置されたLC並列共振器LC2、LC3、LC4と、LC並列共振器LC2、LC3、LC4と入力端子または出力端子との間に配置され、LC並列共振器LC2、LC4と電磁界結合するように設けられるトラップ共振器LC1、LC5と、を備えることを特徴とする。 (もっと読む)


【課題】チューナブルRFフィルタを提供する。
【解決手段】フィルタは入出力を有する信号伝送経路と、単一の伝送経路に沿って入出力間に配列した複数の共振素子と、共振素子を結合する複数の非共振素子とを具えている。共振素子はそれぞれの共振素子周波数に対応する複数の伝送ゼロを有する停止帯域と、停止帯域間に少なくとも1の副帯域とを形成するように互いに結合する。非共振素子は、副帯域のうちの1つに通過帯域を形成すべく、停止帯域内に少なくとも1の反射ゼロを選択的に導入するように少なくとも1の可変非共振素子を具えている。可変非共振素子は、副帯域内又は選択した副帯域内へ通過帯域を選択的に移動すべく停止帯域に沿って反射ゼロを転置するように構成することができる。 (もっと読む)


【課題】複数の通信装置夫々が中継器を用いることなく一のツイストペア線を介して種々の通信速度で通信することができる通信システム及び通信方法、並びに、該通信システムが備える通信装置の提供。
【解決手段】ECU3a,3b,3c,3d夫々は、ツイストペア線2に接続され、通信速度500kbps及び125kbpsの中の一又は複数の通信速度で通信する。ECU3a,3b,3c,3d夫々は、通信速度に対応する周波数帯域の搬送波の振幅を変調した信号を生成し、生成した信号をツイストペア線2に出力する。ECU3a,3b,3c,3d夫々は、ツイストペア線2を伝播する信号から、通信速度500kbpsに対応する周波数帯域22〜27MHzの信号、及び、通信速度125kbpsに対応する周波数帯域7〜11MHzの信号の中の一又は複数の信号を抽出し、抽出した信号を検波する。 (もっと読む)


【課題】所望の容量値を有するコンデンサを内蔵している電子部品を提供することである。
【解決手段】積層体12は、複数の絶縁体層16が積層されてなる。ランド電極14a,14cは、積層体12の底面に設けられている。内部導体18l,18mはそれぞれ、積層体12内においてランド電極14a,14cと絶縁体層16iを介して対向し、ランド電極14a,14cの面積よりも大きな面積を有し、かつ、z軸方向から平面視したときに、ランド電極14a,14cを包含している。コンデンサ導体19は、コンデンサ導体18l,18mよりもz軸方向の正方向側に設けられ、かつ、コンデンサ導体18l,18mと対向している。 (もっと読む)


【課題】小型で低損失の改良された積層型共振器を提供する。
【解決手段】積層型共振器10は、上面に複数の凹部が形成された基板20と、前記凹部に設けられ、入力端子電極12と電気的に接続された第1インダクタ下部電極32と、一部が前記凹部に設けられ、接地電極16と電気的に接続された第1、第2コンデンサ下部電極35、36と、前記凹部に設けられ、出力端子電極14と電気的に接続された第2インダクタ下部電極38と、前記基板上に形成された誘電体層24と、前記誘電体層上に、前記第1インダクタ下部電極に電気的に接続されるとともに、一部分が前記第1コンデンサ下部電極と対向するように形成された第1上部電極48と、前記誘電体層上に、前記第2インダクタ下部電極に電気的に接続されるとともに、一部分が前記第2コンデンサ下部電極と対向するように形成された第2上部電極50と、を備える。 (もっと読む)


【課題】小型で低損失の改良された積層型共振器を提供する。
【解決手段】積層型共振器10は、上面に複数の凹部がそれぞれ形成された基板20と、前記凹部に設けられ、入力端子電極12と電気的に接続された第1インダクタ下部電極32と、一部が前記凹部に設けられ、接地電極16と電気的に接続された第1、第2コンデンサ下部電極34、36と、前記凹部に設けられ、出力端子電極14と電気的に接続された第2インダクタ下部電極38と、前記基板上に形成された誘電体層24と、前記誘電体層上に、前記第1インダクタ下部電極に電気的に接続されるとともに、一部分が前記第1コンデンサ下部電極と対向するように形成された第1上部電極48と、前記誘電体層上に、前記第2インダクタ下部電極に電気的に接続されるとともに、一部分が前記第2コンデンサ下部電極と対向するように形成された第2上部電極50と、を備える。 (もっと読む)


【課題】
本発明の実施態様によって、配線パターンに機械的な変更を加えずに共振周波数を調整可能な共振回路を提供する。
【解決手段】
本発明の一実施態様に係る共振回路は、搬送波を受信するコイル状のアンテナ素子を含むアンテナ回路と、当該アンテナ回路に電気的に接続された可変リアクタンス回路とが並列共振する共振回路であって、可変リアクタンス回路は、印加されるバイアス電圧に応じて容量値が変化する第1の可変容量コンデンサを含むように構成される。第1の可変容量コンデンサは、例えば、積層セラミックコンデンサから成る。 (もっと読む)


【課題】 NF(雑音指数)が小さく、受信感度の向上と、通過帯域外での高減衰量を得ながら、低消費電力の高周波回路を得る。
【解決手段】 増幅器の入力段に接続された第1の帯域通過フィルタと、増幅器の出力段に接続された第2の帯域通過フィルタのどちらか一方が、通過帯域の低周波数側に共振点を有する容量性の帯域通過フィルタであり、他方が通過帯域の高周波数側に共振点を有する、誘導性の帯域通過フィルタである高周波回路。 (もっと読む)


【課題】無線通信のチャネルに対してのリップルを改善することが可能な、フィルタ特性補償回路およびフィルタ回路の提供を図る。
【解決手段】フィルタ回路1は帯域通過フィルタ2とフィルタ特性補償回路3とを備える。フィルタ特性補償回路3と帯域通過フィルタ2とは直列に接続される。フィルタ特性補償回路3は誘電体共振器4とキャパシタンスCとの直列回路と、その直列回路に対して並列に接続される抵抗Rとを備える。誘電体共振器4とキャパシタンスCとの直列回路は共振周波数でインピーダンスが低下するものである。 (もっと読む)


【課題】安定したバランス特性が得られる積層型フィルタを実現する。
【解決手段】積層型フィルタ10は、複数の誘電体層101−107を順次積層した積層体100を備える。該積層体100には、内層電極および外部端子が形成されており、第1平衡端子Pb1と第2平衡端子Pb2との間に直列接続される第1、第2平衡側キャパシタC2,C3は内層電極により形成される。誘電体層106には、外部端子に接続しない内層の平板電極601が形成されている。誘電体層107には、第1平衡端子Pb1に接続する平板電極701と、第2平衡端子Pb2に接続する平板電極702とが、それぞれ平板電極601に対向するように形成されている。平板電極601と平板電極701と誘電体層106とにより第1平衡側キャパシタC2が構成され、平板電極601と平板電極702と誘電体層106とにより第2平衡側キャパシタC3が構成される。 (もっと読む)


【課題】 搭載基板上の隣接する電子部品に対する磁束の輻射の影響を軽減でき、同時に、Qの大きなインダクタが得られ、低損失の積層型LCフィルタを提供すること。
【解決手段】 ビア電極を使ったループ状インダクタを形成し、そのループ面を搭載基板に対して平行となるように構成することによって、その磁束の向きは搭載基板と垂直となり、隣接する電子部品に対する磁束の影響を軽減する。また、インダクタを形成する主要部にビア電極を使うことによって、Qの大きなインダクタが得られ、積層型LCフィルタの挿入損失を低減する。 (もっと読む)


【課題】カップリング構造を改善して上述した従来のカップリングの限界を克服できる積層型チップフィルタ用カップリング及びこれを含む積層型チップフィルタを提供する。
【解決手段】本発明に係る積層型チップフィルタ用カップリング構造は、共に積層される共振器層に形成されたパターンと重ね合わされる、少なくとも2つの互いに離隔された重複面積をそれぞれ形成するように構成された少なくとも2つの重合部パターンと、少なくとも2つの重合部パターンを互いに接続させるように、所定長さの少なくとも3つの線型ラインが互いに接続される接続部パターンと、を含むことを特徴とする。 (もっと読む)


【課題】コンデンサなどの外付けの素子が不要で、高い周波数で十分な減衰量を得ることができ、しかも、小型、低コストで、かつ、直流的に接地されていない構成とすることができるバンドパスフィルタを提供する。
【解決手段】基板上に形成した集中定数素子として、第1金属箔層に、相互インダクタンスを構成する2つのインダクタ30,32と、その2つのインダクタ30,32の両端に形成された4つのコンデンサ40,42,44,46とを形成する。さらに、基板にGND層である第2金属箔層を形成し、第1金属箔層に形成された、2つのインダクタ30,32の両端に形成された、相対するコンデンサ40,42及びコンデンサ44,46の間に第1金属箔層と第2金属箔層とを接続するビアホール70を形成する。 (もっと読む)


【課題】小型・低損失で且つ通過帯域から通過帯域外への減衰が急峻であり、帯域内でのリップルの少ない積層帯域通過フィルタを構成する。
【解決手段】接地電極形成層(101)の接地電極(109)とキャパシタ電極形成層(102)のキャパシタ電極(111)〜(115)との間にそれぞれ容量を形成し、ビア電極(131)〜(140)および線路電極(116)〜(120)によって複数のインダクタ電極を構成するとともに、それらのループ面をインダクタ電極の配列方向に見たときにループの面同士が一部で重なるようにする。また、入力側(1段目)のLC並列共振器のインダクタ電極によるループとそれに隣接する2段目のLC並列共振器のインダクタ電極によるループの方向と、出力側(5段目)のLC並列共振器のインダクタ電極によるループとそれに隣接する4段目のLC並列共振器のインダクタ電極によるループの方向とを逆にする。 (もっと読む)


【課題】MMIC上に構成するバンドパスフィルタ回路であって、回路規模の増加を抑えつつ、周波数特性を急峻にすることができるバンドパスフィルタ回路を提供する。
【解決手段】バンドパスフィルタ回路は、一端が信号を入力する入力端子に接続され、他端が信号を出力する出力端子に接続されているLC直列共振回路と、一端が前記入力端子と前記LC直列共振回路とを接続する第1の接続点に接続され、他端が接地されている第1のLC並列共振回路と、一端が前記出力端子と前記LC直列共振回路とを接続する第2の接続点に接続され、他端が接地されている第2のLC並列共振回路と、特定の周波数帯域にノッチを生じさせるトラップ用キャパシタとを備えている。 (もっと読む)


【課題】小型・低損失で且つ通過帯域から通過帯域外への減衰が急峻であり、帯域内でのリップルの少ない積層帯域通過フィルタを構成する。
【解決手段】接地電極形成層(101)の接地電極(109)とキャパシタ電極形成層(102)のキャパシタ電極(111〜115)との間にそれぞれ容量を形成し、ビア電極(131〜140)および線路電極(116〜120,416,418,420)によって複数のインダクタ電極を構成するとともに、それらのループ面をインダクタ電極の配列方向に見たときにループの面同士が一部で重なるようにする。 (もっと読む)


【課題】小型・低損失で且つ通過帯域から通過帯域外への減衰が急峻であり、帯域内でのリップルの少ない積層帯域通過フィルタを構成する。
【解決手段】接地電極形成層(101)の接地電極(109)とキャパシタ電極形成層(102)のキャパシタ電極(111)〜(115)との間にそれぞれ容量を形成し、ビア電極(131)〜(140)および線路電極(116)〜(120)によって複数のインダクタ電極を構成するとともに、それらのループ面をインダクタ電極の配列方向に見たときにループの面同士が一部で重なるようにする。また、入力側(1段目)のLC並列共振器のインダクタ電極によるループとそれに隣接する2段目のLC並列共振器のインダクタ電極によるループの方向と、出力側(5段目)のLC並列共振器のインダクタ電極によるループとそれに隣接する4段目のLC並列共振器のインダクタ電極によるループの方向とを逆にする。 (もっと読む)


【課題】屋内配線の分岐数を制限することなく安定な通信を確保できる。
【解決手段】通信必要コンセント41に向かう配線にのみ分岐する分岐部においては分岐部31のように単純に配線を分岐させ、通信不要コンセント42のみに向かう配線に分岐する分岐部においては分岐回路32を設ける。分岐回路32は、端子32a及び32b間では通信周波数帯域にて通過特性を有し、端子32a及び32c間、並びに、端子32
b及び32c間では通信周波数帯域にて抑圧特性を有する。通信不要コンセント42のみに向かう配線は端子32cに接続する。 (もっと読む)


【課題】小型化しても所望の特性を容易に得ることができるLCフィルタを提供する。
【解決手段】LCフィルタ10は、(a)誘電体層と、誘電体層を介して対向するように配置された対向電極とを有し、対向電極及び対向電極間の誘電体層によりコンデンサが形成された誘電体基板20と、(b)誘電体基板20が実装された実装基板12とを備える。誘電体基板20には第1のボンディングワイヤー26によりインダクタが形成され、インダクタとコンデンサとにより共振器が構成される。誘電体基板20と実装基板12とは、第2のボンディングワイヤー16a,16bにより接続される。第1のボンディングワイヤー26を含む第1の仮想面26kと第2のボンディングワイヤー16a,16bを含む第2の仮想面16kとが、実質的に直角をなす。 (もっと読む)


【課題】インダクタとキャパシタを含む共振器を備えた積層型電子部品において、薄型化を可能にし、且つ導体層およびスルーホールの位置のばらつきに起因したインダクタのインダクタンスのばらつきを抑制する。
【解決手段】共振器は、積層体20内に設けられたインダクタ用導体層を含み一方向に長いインダクタ構成部301と、積層体20内に設けられてインダクタ構成部301とキャパシタとを電気的に接続するキャパシタ用接続路304とを有している。インダクタ構成部301の長手方向の両端に位置する第1の端部301Eと第2の端部302Eはグランドに接続されている。キャパシタ用接続路304は1つ以上のスルーホールを含み、インダクタ構成部301の接続箇所301Cに接続されている。接続箇所301Cと端部301E,301Fとの間の距離はキャパシタ用接続路304の長さよりも大きい。 (もっと読む)


1 - 20 / 148