【課題】構成を簡素化し温度特性を向上し消費電流を低減する。
【解決手段】増幅回路１００Ａにおいて、差動増幅部１０は正入力端子Ｔ１と負入力端子Ｔ２とに供給される電圧の差分を増幅して得た差分電圧Ｖａと基準電圧Ｖｂとクランプ出力部２０に出力する。クランプ出力部２０において、ＰＭＯＳ２２のソースはＰＭＯＳ２１のドレインと接続され、そのドレインは出力端子Ｔoutと接続される。また、ＮＭＯＳ２４において、そのソースには第２電源電圧Ｖｓｓが供給され、そのゲートには基準電圧Ｖｂが供給され、そのドレインは出力端子Ｔoutに接続される。ＰＭＯＳ２２の駆動能力はＮＭＯＳ２４の駆動能力の２倍である。 （もっと読む）

【課題】高線形性信号処理増幅器を提供する。
【解決手段】クランプポイント能動回路が提供される。クランプポイント能動回路は、少なくとも２つのレベル間で遷移する装置から出力を受信するように構成されたレート増幅器を含む。クランプポイント能動回路は、レート増幅器から出力を受信するように構成された少なくとも１つのスイッチ素子を有する。少なくとも１つのスイッチ素子は、レート増幅器の少なくとも１つのそれぞれのフィードバックループにある。少なくとも１つのスイッチ素子のスイッチングは、レート増幅器に、所望の動作範囲で高い線形性をもって増幅させ、所望の動作範囲の外にある遷移装置から受信された出力を一定レベルに固定させる。 （もっと読む）

【課題】アナログ入力モジュールを過電圧から保護すること。
【達成手段】本発明の保護装置は、複数のプラス／マイナスアナログ信号の電圧レベルがアナログ入力モジュールのプラス／マイナス動作電圧よりも大きい場合、前記複数のプラス／マイナスアナログ信号の電圧を前記アナログ入力モジュールに供給する安定化部を含む。 （もっと読む）

【課題】少ない消費電力で振幅制限増幅回路を動作させる。
【解決手段】振幅制限増幅回路ＬＡにおいて、主増幅回路１２で、光信号Ｐｉｎを光電変換して得られた電気信号Ｐｏｕｔに含まれる各パルスを一定振幅に増幅し、光信号断検出回路１４で、電気信号Ｐｏｕｔに基づいて光信号Ｐｉｎの信号断を示す光信号断検出信号ＬＯＳを生成し、主電流源回路２２で、主増幅回路１２の動作に用いる電流Ｉｓ２を当該主増幅回路１２へ供給するとともに、光信号断検出信号ＬＯＳに基づいて当該電流Ｉｓ２の供給制御を行う。 （もっと読む）

【課題】高感度、低消費電力、低コストのデュアルレート振幅制限増幅回路を提供する。
【解決手段】入力バッファ１２０と１０Ｇｂｐｓ用のアンプブロック２００と１Ｇｂｐｓ用のアンプブロック２１０とを同一のチップ（ＬＡＩＣ）１０１に搭載する。入力バッファ１２０は、差動入力端子Ｐ１から入力される差動信号の正相を正相信号、差動入力端子Ｐ２から入力される差動信号の逆相を逆相信号として出力する。この正相信号および逆相信号をＬＡＩＣ１０１上で分岐してともに１０Ｇｂｐｓ用のアンプブロック２００と１Ｇｂｐｓ用のアンプブロック２１０へ与える。１０Ｇｂｐｓ用のアンプブロック２００を直列に接続された複数のアンプ（１０Ｇｂｐｓ用のアンプ）１５０で構成し、１Ｇｂｐｓ用のアンプブロック２１０を直列に接続された複数のアンプ（１Ｇｂｐｓ用のアンプ）１６０で構成する。１Ｇｂｐｓ用のアンプ１６０では、１０Ｇｂｐｓ用のアンプ１５０に比べ回路電流Ｉ₀，Ｉ₁を小さく設定する。 （もっと読む）

【課題】差動出力信号間のオフセット電圧を充分に抑圧し、出力信号のデューティ比の悪化を防ぐこと。
【解決手段】差動振幅制限増幅器３０と、該差動振幅制限増幅器の出力差動信号をオフセット電圧抑制のために前記差動振幅制限幅器の入力側にフィードバックする差動アクティブ・ローパスフィルタ回路４０と、からなる回路を、２段以上に亘って縦続接続したて構成する。 （もっと読む）

【課題】帰還ループを有する出力アンプを用いて対象物に電圧を供給する電圧印加回路では、出力アンプの出力電流をクランプする電流クランプ部とは独立に動作する出力制御部を用いて電流がクランプされたことを検出し、帰還ループを無効にしていた。このため、電流クランプ部と出力制御部の動作点がずれて、クランプの切り替え点で動作が不安定になるという課題があった。本発明はこの課題を解決することを目的にする。
【解決手段】電流クランプ部で出力アンプの出力電流をクランプ電流以下にクランプすると共に、帰還ループを無効にする信号を出力するようにした。また、電流クランプ部内の増幅器の帰還経路に配置されているダイオードとしてフォトカプラあるいはフォトＭＯＳリレーを用い、帰還ループを無効にする信号を生成するようにした。電流クランプと帰還ループの無効を１つの回路で行うので、切り替え点がずれて動作が不安定になることがなくなる。 （もっと読む）

【課題】差動入力を可能とし、入力される信号電力の損失を低減させる。
【解決手段】外部入力端子１に入力側が接続された平均値検出回路５Ａと、非反転入力端子が外部入力端子１に接続され、反転入力端子が平均値検出回路５Ａの出力側に接続された差動型振幅制限増幅回路４Ａと、外部入力端子２に入力側が接続された平均値検出回路５Ｂと、非反転入力端子が外部入力端子２に接続され、反転入力端子が平均値検出回路５Ｂの出力側に接続され、差動出力端子対が差動型振幅制限増幅回路４Ａの差動出力端子対に対して同相の組合せで並列接続された差動型振幅制限増幅回路４Ｂとを備える１段目差動増幅回路３Ａ、および１段目差動増幅回路３Ａの差動出力端子対の一方の端子に入力側が接続された平均値検出回路５Ｃと、非反転入力端子が平均値検出回路５Ｃの出力側に接続され、反転入力端子が１段目差動増幅回路３Ａの差動出力端子対の他方の端子に接続された差動型振幅制限増幅回路７とを備える２段目差動増幅回路６を有する。 （もっと読む）

【課題】 増幅器の帰還路にツェナダイオードを挿入し、この増幅器の出力に電圧制限をかけていたので、ツェナダイオードのツェナ電圧の誤差によって制限電圧がばらつき、かつシャープな特性が得られなかったという課題を解決する。
【解決手段】 差動回路の一方に増幅器の出力を入力し、他方に定電圧を入力して、この差動回路の出力電流を増幅器に帰還するようにした。また、増幅器の出力を分圧して差動回路に入力するようにした。増幅器の出力電圧を、差動回路に入力する所定の定電圧で正確に制限することができ、かつシャープな肩特性を得ることができるという効果がある。また、増幅器の出力を分圧して差動回路に入力することにより、電源電圧の極近くの電圧で電圧制限をかけることができるという効果もある。 （もっと読む）

【課題】同符号連続耐性と応答時間の短縮と残留オフセット電圧の抑圧とを同時に実現する。
【解決手段】バースト先頭においてはフィードフォワード型オフセット補償回路により瞬時にオフセットを補償し、その後フィードバック型オフセット補償回路によりフィードフォワード型オフセット補償回路で生じる長期的なオフセット変動を補償する。フィードフォワード型オフセット補償回路によるバースト先頭でのオフセット補償時には、フィードバック型オフセット補償回路のアナログスイッチ４１をオフ、アナログスイッチ４２をオンしておき、時定数の小さいローパスフィルタ２２を必要な電圧に急速充電させる。この後オフセット補償回路のキャパシタへの瞬時的な充電が完了するタイミングで、アナログスイッチ４１をオンしてローパスフィルタ２２の出力電圧を差動増幅器１３に入力させるとともに、時定数の大きなローパスフィルタ２１を帰還ループに加える。 （もっと読む）

【課題】差動出力信号間のオフセット電圧を充分に抑圧し、出力信号のデューティ比の悪化を防ぐこと。
【解決手段】差動振幅制限増幅器３０と、該差動振幅制限増幅器の出力差動信号をオフセット電圧抑制のために前記差動振幅制限幅器の入力側にフィードバックする差動アクティブ・ローパスフィルタ回路４０とを備える。 （もっと読む）

【解決手段】装置は、入力信号に応じて、出力信号についての定義されたダイナミック・レンジを得るための圧伸器として構成される。特に、装置は、入力信号から、第１のダイナミック・レンジ（例えば、第１の感度及び第１の圧密点）を有する第１の信号を生成するように適合された第１の回路、及び入力信号から、第１の信号の第１のダイナミック・レンジとは異なる第２のダイナミック・レンジ（例えば、第２の感度及び第２の圧密点）を有する第２の信号を生成するように適合された第２の回路を有する。装置は、第１及び第２の信号の合計に関する出力信号を生成するように適合された第３の回路を更に含み得る。第１及び第２のダイナミック・レンジを調整することで、圧伸装置の出力信号についての全てのダイナミック・レンジは、得られ得る。 （もっと読む）

【課題】信号処理装置の処理ステージの上流側において信号電圧を制限する回路装置及び方法を提供することであり、その回路装置及び方法により信号干渉を減少させる。
【解決手段】出力信号（Ｖｉｎ′）の閉ループ制御内に電圧比較（ＯＰＡＭＰ２）が設けられており、その閉ループ制御によって、前記出力信号（Ｖｉｎ′）の値は最大値（Ｖｍａｘ／２）へ制限される。従って、信号処理期間中において信号干渉の発生を防止することが可能となる。電圧制限方法は、基準量として、閉ループ制御の文脈において出力信号（Ｖｉｎ′）が比較される基準電圧（Ｖｍａｘ／２）を使用する。この閉ループ制御の閉ループ制御逸脱信号が可変抵抗分圧器コンポーネント（Ｔ１）を制御し、該コンポーネントにおいて、例えば、直接的にピックアップすることにより電圧降下として出力信号（Ｖｉｎ′）が形成される。 （もっと読む）

【課題】出力信号の信号レベルを、設定されるクランプ電圧に応じて精度よく制御するバッファ回路を実現する。
【解決手段】入力信号に応じた信号を出力するバッファ回路であって、入力信号をベース端子に受け取る第１受信トランジスタと、エミッタ端子およびコレクタ端子が第１受信トランジスタの対応する端子に接続され、バッファ回路が出力する信号レベルを制限する第１クランプ電圧をベース端子に受け取る、第１受信トランジスタと同一極性の第１クランプトランジスタと、第１受信トランジスタおよび第１クランプトランジスタに対して共通に設けられ、第１受信トランジスタおよび第１クランプトランジスタに流れるエミッタ電流の総量を規定する第１電流規定部とを備え、第１受信トランジスタのエミッタ電圧に応じた出力信号を出力するバッファ回路を提供する。 （もっと読む）

【課題】前段の基本増幅段への入力信号波形が充分に急峻でない場合にも、デューティ変動補正効果が得られるようにする。
【解決手段】入力データ信号の平均値を生成する平均値検出回路と、該平均値検出回路の出力を一方の入力端子に接続した差動型振幅制限増幅器とを有する基本増幅段を前後２段縦続接続した振幅制限増幅回路において、前段の基本増幅段１０の出力データ信号の立上り時間と立下り時間を鈍らせるための波形調整回路３０，４０を前記前段の基本増幅段１０と後段の基本増幅段２０との間に接続する。 （もっと読む）

【課題】入力信号のオフセットレベルによらず、振幅に比例したパワーを検出する。
【解決手段】入力信号の振幅を予め決まった所定の範囲内の振幅に変換し、前記入力信号の振幅に比例した振幅の信号を出力するレベル安定化回路２０と、該レベル安定化回路２０の出力信号を基準値とを比較するパワー検知回路３０とを備える。レベル安定化回路２０は、容量結合により前記入力信号を取り込み振幅を予め決まった所定の範囲内の振幅に変換する入力レベル変換回路と、該入力レベル変換回路の出力信号を取り込みその平均値を検出する平均値検出回路と、前記入力レベル変換回路の出力信号と前記平均値検出回路の出力信号の差分を増幅する差動増幅回路とからなる。 （もっと読む）

【課題】伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を得ること。
【解決手段】インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。受信側回路部分１０２では、これによる入力信号１３１の振幅を判定回路１３５が複数の基準電圧Ｖｒｅｆ₁〜Ｖｒｅｆ_nとコンパレータ１３２₁〜１３２_nで比較することにより求める。そして送信側回路部分１０１側の電圧制御回路１１９で、ＣＭＬ回路の定電流値を適切に制御することで振幅の設定を行って低消費電力化を実現する。 （もっと読む）

【課題】高速応答性に優れたレファレンス電圧回路を用いて、種々の信号振幅を持つ入力信号を一定の振幅まで増幅できる電圧増幅器を提供する。
【解決手段】レファレンス電圧発生回路７において、第１の期間ではスイッチＳＷ１のみをＯＦＦにして、入力信号Ｉｎの最大ピーク値Vmaxが第１の容量１のノードＡに保持される。次の第２の期間では、スイッチＳＷ２、ＳＷ３も開放されて、前記最大ピーク値Vmaxと最小ピーク値Vminとの差電圧が容量列４のノードＣに保持される。この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。差動増幅回路６の一方の入力端子には入力信号Ｉｎが与えられ、他方の入力端子には前記レファレンス電圧Ｖｒｅｆが与えられる。前記ノードＡ、Ｃの保持電圧が安定した時点でレファレンス電圧Ｖｒｅｆが発生する。 （もっと読む）

【課題】従来の受光回路は、増幅率を変更すると回路の各種特性が変動する問題があった。
【解決手段】本発明にかかる受光回路は、制御電圧Ｖｃｏｎｔ１、Ｖｃｏｎｔ２を出力する電流コントロール電圧生成回路１０と、第１の基準電流Ｉａ１と入力電流Ｉｐｄとを加算した第１の入力電流Ｉｉ１を制御電圧Ｖｃｏｎｔ１、Ｖｃｏｎｔ２の電圧差に応じて調整して第１の出力電流Ｉｏ１を生成する第１の電流調整回路１１と、第２の基準電流Ｉａ２を第１の制御電圧Ｖｃｏｎｔ１、Ｖｃｏｎｔ２の電圧差に応じて調整した第２の出力電流Ｉｏ２を生成する第２の電流調整回路１２と、第１の出力電流Ｉｏ１を第１の抵抗Ｒｆ１に基づき電圧に変換して第１の出力電圧Ｖｏ１を生成し、第２の出力電流Ｉｏ２を第２の抵抗Ｒｆ２に基づき電圧に変換して第２の出力電圧Ｖｏ２を生成する電流電圧変換回路１３とを有するものである。 （もっと読む）

【課題】オペアンプに内蔵されるリミッタ回路において、オペアンプの出力電圧を任意の電圧に制限できるようにすることである。
【解決手段】ＰＮＰトランジスタＱ６のベースには、直列接続されたトランジスタＱ８、Ｑ９が接続され、トランジスタＱ８のエミッタには上限値Ｖｕｐと等しい電圧が印加されている。出力段のＰＮＰトランジスタＱ７のベース電圧が上昇して、上限値ＶｕｐからＰＮＰトランジスタのエミッタ・ベース間の電圧降下を引いた電圧より大きくなると、トランジスタＱ６がオンし、トランジスタＱ７のベース電圧がそれ以上大きくならないように制限される。これにより、トランジスタＱ７の出力電圧Ｖｏｕｔが上限値Ｖｕｐに制限される。 （もっと読む）