【課題】カウント動作を高速でも容易に行えるようにすること。
【解決手段】Ａ相パルスの前パルスエッジとＢ相パルスの前パルスエッジとのエッジ位相差と、Ａ相パルスの後パルスエッジとＢ相パルスの前パルスエッジとのエッジ位相差とを検出し、上記両エッジ位相差の比率を演算し、上記エッジ位相差比率に対応して割り当てられたカウント値を演算する２相カウンタ。 （もっと読む）

【課題】半導体集積回路におけるクロック信号の供給において、回路全体を通しクロックラインを短縮し得る構成を提供することを目的とする。
【解決手段】回路素子のグループ間で回路素子の交換、移動を実行し、当該実行の前後でグループごとに回路素子の位置と中心位置との距離の合計し更に全グループについて合計した値が減少する場合には当該実行後のグループを維持し減少しない場合には当該実行前のグループを維持する最適化を実行する構成である。 （もっと読む）

【課題】ＦＭ信号に含まれるノイズを適切に低減する。
【解決手段】処理対象となるＦＭ信号の復調前の信号の振幅と閾値とを比較してＦＭ信号の欠落を検出する検出回路１０２と、ＦＭ信号の復調後の信号に基づいて閾値を設定する閾値設定回路１０４と、を備えるＦＭ信号のノイズ検出回路とする。 （もっと読む）

【課題】ＦＭ信号に含まれるノイズを適切に低減する。
【解決手段】処理対象となるＦＭ信号の復調前の信号の振幅と閾値とを比較してＦＭ信号の欠落を検出し、検出信号を欠落が発生している期間出力する検出回路１０２と、検出信号を受けた時点におけるＦＭ信号の復調後の信号を保持するホールド回路４０と、検出信号が出力されていない間はＦＭ信号の復調後の信号を選択して出力し、検出信号が出力されている間はホールド回路４０の出力を選択して出力するセレクタ回路４２と、を備えるノイズキャンセラ部１０６を含む。 （もっと読む）

【課題】 低消費電力で駆動して交流電圧のゼロクロス点を検出することが可能なゼロクロス検出装置及び該ゼロクロス検出装置を有する画像形成装置を提供する。
【解決手段】
交流電圧のゼロクロス点を検出するゼロクロス検出装置において、交流電圧を整流して全波整流電圧を出力する全波整流手段と、全波整流電圧の印加で所定の充電電圧に充電され、全波整流電圧が充電電圧以下になると、充電電流を出力する充電手段と、充電電流の入力でゼロクロス検出信号を出力する信号出力手段とを含む。 （もっと読む）

【課題】Ｄ−ＦＦの内部遅延が無視できない高速動作時において位相比較回路の低消費電力化を実現する。
【解決手段】マスタースレーブマスター型Ｄ−ＦＦ１１は、第１のＭ−ＦＦ１１−１，Ｓ−ＦＦ１１−２および第２のＭ−ＦＦ１１−３が縦続接続され、入力ＮＲＺデータ信号をクロック信号に応答して識別し、Ｓ−ＦＦおよび第２のＭ−ＦＦから出力する。遅延回路４は、入力ＮＲＺデータ信号をＳ−ＦＦと同じ時間だけ遅延させる。第１のＥＸＯＲ回路７は遅延回路の出力とＳ−ＦＦの出力の排他的論理和演算を行ない、第２のＥＸＯＲ８はＳ−ＦＦの出力と第２のＭ−ＦＦの出力の排他的論理和演算を行なう。加算器９は第１のＥＸＯＲ回路の出力と第２のＥＸＯＲの反転出力を加算する。 （もっと読む）

【課題】
安定した周波数の出力信号を出力できるようにした位相同期回路及びその制御方法、通信装置を提供する。
【解決手段】
位相同期回路は、入力される制御電圧に応じた周波数の信号を出力信号として出力する電圧制御発振回路と、入力信号と電圧制御発振回路の出力信号との位相を比較する比較手段と、位相の比較に基づく電圧を異なるタイミングでそれぞれ保持する２つ以上のサンプル／ホールド回路と、２つ以上のサンプル／ホールド回路のいずれかを選択し、該選択したサンプル／ホールド回路からの出力を制御電圧として電圧制御発振回路に入力する切換手段と、入力信号の異常を検出する異常検出手段とを具備し、切換手段は、異常検出手段による異常の検出結果に基づいて２つ以上のサンプル／ホールド回路のいずれかの出力を選択する。 （もっと読む）

【課題】比較演算増幅回路やＡＤ変換回路において、回路規模や消費電力のさらなる低減を図る。
【解決手段】サンプルホールド回路５０３では、複数のサンプルホールド回路と信号選択回路により、ＡＤ変換対象の差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。フォールディング方式を採らないＡＤ変換においては、比較演算増幅回路５０１は、時分割で供給される複数の出力信号対について、信号選択回路により複数の差動基準信号対を時分割で扱うように切り替えながら、各出力信号対と各差動基準信号対の差を各差動増幅回路で増幅することで複数の増幅出力信号対を時分割で出力するようにする。デジタルデータ取得部６は、時分割で供給される複数の増幅出力信号対の差をそれぞれ２値化することでデジタルデータを取得する。 （もっと読む）

【課題】親機、複数台の中継機、複数台の子機を備えた大規模なシステムで符号長が比較的長い同期信号を用いても、安定したＰＬＬの引き込みを実現可能とする。
【解決手段】このＰＬＬ制御装置では、ＴＩＭ抽出回路１０１は入力信号からタイミング成分を抽出し、ＶＣＸＯは供給される制御信号に基づき基準信号の位相及び／又は発振周波数を制御する。０次ＰＬＬ回路１０２はタイミング成分の位相差に基づき基準信号の発振周波数範囲を設定するための制御信号を出力し、１次ＰＬＬ回路１０３はタイミング成分の位相差に基づき基準信号の位相を制御するための制御信号を出力する。制御セレクタ１０５は、０次ＰＬＬ回路１０２又は１次ＰＬＬ回路１０３からの制御信号を順次切り替えてＶＣＸＯに供給する。 （もっと読む）

【課題】 チューニングワードのビット長を増加させずに、分解能を向上させ得るＤＤＳ回路及び電子装置を提供することを目的とする。
【解決手段】 リファレンスクロックの周波数に基づいて、チューニングワードから正弦波の信号を出力するＤＤＳ部１１と、リファレンスクロックの周波数を分周する分周器１２ａと、ＤＤＳ部１１で出力された正弦波の信号の周波数を分周する分周器１２ｂと、分周器１２ａで分周された周波数と分周器１２ｂで分周された周波数とを合成した合成周波数を備える正弦波の信号を出力するミキサ１２ｃと、を有することを特徴としている。 （もっと読む）

【課題】回路が簡単で安定性が高い二乗検出回路。
【解決手段】入力端子１０１と、入力端子１０１から入力された信号から平衡信号と不平衡信号とを出力する平衡−不平衡変換器１０２と、ゲート端子に平衡信号が接続され、ソース端子が接地された第１の電界効果型トランジスタ１０３と、ゲート端子に不平衡信号が接続され、ソース端子が接地された第２の電界効果型トランジスタ１０４と、第１の電界効果型トランジスタ１０３のドレイン端子と第２の電界効果型トランジスタ１０４のドレイン端子とを相互に接続しドレイン電流を出力する出力端子１１２と、を含む電流出力部１２０と、電流出力部１２０の出力線１１３と接続され、電流出力部１２０から出力されるドレイン電流を加算した加算電流を出力する電流加算部１２１と、を含む電子回路１。 （もっと読む）

【課題】動作モードによって周波数変調を行うか行わないかを選択することによって受信側の負荷を低減することができる半導体集積回路を提供すること。
【解決手段】半導体集積回路１は、２以上の内部回路（ビデオデコーダ１１、ＣＰＵ１２など）と、所定の周波数のクロックを発生するＰＬＬ３１と、周波数を変調させたクロックを発生するＳＳＣＧ ＰＬＬ３２と、内部回路にＰＬＬ３１からのクロックか、ＳＳＣＧ ＰＬＬ３２からのクロックのいずれかを選択して内部回路に入力するセレクタ２１とを有する。 （もっと読む）

【課題】高周波数かつ大振幅のジッタを生成する。
【解決手段】ジッタを有するジッタ重畳信号を生成するジッタ印加回路であって、与えられる基準信号を、それぞれ予め設定される遅延量で順次遅延させる、縦続接続された複数の遅延回路と、それぞれの遅延回路が出力する信号のタイミングに応じて、ジッタ重畳信号のそれぞれのエッジを生成する信号生成部と、ジッタ重畳信号の各周期に印加すべきジッタに応じた遅延量をそれぞれ設定する遅延設定部とを備え、少なくとも一つの遅延回路の遅延量が、ジッタ重畳信号の平均周期の整数倍とは異なる値に設定されるジッタ印加回路を提供する。 （もっと読む）

【課題】発振回路からの連続信号のレベル調整を行う場合であっても、送信電力を制御することが可能な信号変調回路を提供する。
【解決手段】信号変調回路の一例であるパルス生成回路は、発振回路と、制御信号発生回路と、逓倍回路と、フィルタと、制御部からなる。発振回路、及び逓倍回路は能動素子で構成されるアクティブ回路である。発振回路から連続信号が出力されて逓倍回路に入力され、制御信号発生回路から出力される制御信号によって逓倍回路が間欠的に動作することでパルス信号を生成し、制御部からの信号により電力レベルを簡易に調整する。 （もっと読む）

【課題】インバータの温度を感知する感温ダイオードＳＤの温度に関する情報をマイコン２０に伝達する際に、マイコン２０のタイマ機能やＡ／Ｄ変換機能を備えたポートを使用すると、そのリソースが低減すること。
【解決手段】感温ダイオードＳＤの出力電圧に基づき周波数変調回路３４にて周波数変調された信号は、フォトカプラ３６に取り込まれる。フォトカプラ３６の出力は、マイコン２０に取り込まれる。マイコン２０においては、フォトカプラ３６の出力電圧が閾値電圧以上であるなら論理「Ｈ」と認識し、閾値電圧未満であるなら論理「Ｌ」と認識する処理を、ハードウェアにて行う。一方、論理「Ｈ」である期間や論理「Ｌ」である期間に基づく温度情報の復調処理を、ソフトウェア処理とする。 （もっと読む）

【課題】量産テストでの使用に適したイコライザのテスト回路および集積回路の評価システムを提供する。
【解決手段】テスト回路１は、擬似乱数データ生成部１１が、擬似乱数データを生成し、重み付け係数生成部１２が、符号間干渉の干渉強度設定用の重み付け係数を生成し、擬似符号間干渉データ生成部１３が、擬似乱数データのビット系列に応じて擬似乱数データに擬似的な符号間干渉を発生させ、重み付け係数により振幅を変化させた擬似符号間干渉データを生成し、ドライバ１４が、生成された擬似符号間干渉データを差動信号として出力する。比較部１５は、イコライザ１００の出力をサンプリング回路２００によりサンプリングしたデータを、符号間干渉発生前の元の擬似乱数データと比較し、カウント部１６が、比較部１５により検出された不一致の数をカウントする。 （もっと読む）

【課題】定電流型ヒステリシスコンパレータと電圧型ヒステリシスコンパレータの２つの機能を有し、回路規模を削減できるコンパレータ回路を提供する。
【解決手段】定電流の供給可能な定電流源１２と、入力端子ＩＮ１及びＩＮ２から与えられる信号を比較するコンパレータ１１と、一端が接地された抵抗Ｒ１と、一端が抵抗Ｒ１の他端、定電流源１２及び入力端子ＩＮ２に接続された抵抗Ｒ２と、抵抗Ｒ２の他端に電源電圧ＶＤＤを印加可能なスイッチＳ１と、一端が定電流源１２に接続され、他端が出力ドライバ１３に接続された抵抗Ｒ３と、コンパレータ１１の出力に基づいて抵抗Ｒ３の前記他端を接地するか否か切り替えるスイッチＳ２と、スイッチＳ１及び定電流源１２のオン・オフ制御を行い、定電流源１２をオンさせる時はスイッチＳ１をオフし、スイッチＳ１をオンする時は定電流源１２をオフする制御部１０と、を備える。 （もっと読む）

【課題】
ポートからポートへの遅延を実装することにより雑音を減らす。
【解決手段】
雑音を減らす方法は、次を含む：電源供給網をオンにする時に、高速データリンクの最大の雑音の周波数を特定すること；その最大の雑音を最小化する、第１のポートと第２のポートの間の遅延時間を特定すること；及び、第１のポートをオンにした時から、その遅延時間後に、第２のポートをオンにすること。他の実施例も開示し請求する。 （もっと読む）

【課題】多相クロック生成及び伝送の過程において発生した多相クロックの位相誤差を低減する。
【解決手段】入力多相クロックのうち所望の位相関係にある複数のクロックを入力して各クロックの位相に所望の重み付けをする重み付け手段と、重み付けされたクロックを加算する加算手段と、を有する位相フィルタ回路を前記多相クロックの位相数と同数備え、位相フィルタ回路から出力されたクロックを出力多相クロックとして出力する。 （もっと読む）

【課題】基準信号の周波数を逓倍又は分周したクロック信号を生成するクロック生成回路において、一つの基準信号から任意周波数のクロック信号を発生可能とする。
【解決手段】クロック生成回路１は、リング状に連結したｍ個の遅延素子ＤＵからなるパルス遅延回路１０と、各遅延素子ＤＵから順次出力される通過信号Ｐ１〜Ｐｍに基づき、基準信号ＣＫＩの周期を遅延素子ＤＵでの遅延時間を単位として表した周期データＤＴを生成する周期測定部２０と、除数又は乗数として使用される設定値ＭＮを格納する設定値レジスタ５０と、周期データＤＴに、設定値ＭＮを乗・除してクロック信号の出力周期を表す制御データＣＤを生成する制御部３０と、制御データＣＤと通過信号Ｐ１〜Ｐｍとに基づき、基準信号ＣＫＩを分周又は逓倍したクロック信号ＣＫＯを出力する出力部４０とを備え、実数で表された設定値ＭＮを用いる。 （もっと読む）