【課題】クロック選択回路の出力切り替えに起因するグリッチを排除する。
【解決手段】クロック選択回路は、互いに位相のずれた複数のクロック信号を受け、これらクロック信号の中から一つ以上を選択的に出力する２個のクロック選択部（１１ａ、１１ｂ）、これらクロック選択部（１１ａ、１１ｂ）のいずれか一方を選択し、当該選択した方から出力されたクロック信号を出力するクロック切替部（１２）、及びこれらクロック選択部（１１ａ、１１ｂ）及びクロック切替部（１２）を制御する制御部（１３）を備えている。制御部（１３）は、２個のクロック選択部（１１ａ、１１ｂ）のうちクロック切替部（１２）によって選択されていない方に対してクロック信号の再選択を指示し、当該指示後に、クロック切替部（１２）に対して出力の切り替えを指示する。 （もっと読む）

【課題】たとえば非接触形ＩＣカードの読取信号などのように、クロック信号に２値信号が重畳しており、しかもノイズが混入するような入力信号を適切に処理するための信号処理回路構成を簡単化する。
【解決手段】逆並列接続のダイオードＤ1 、Ｄ2 を介して入力信号Ｓ1 を非反転入力端子に入力させる比較器１１と、非反転入力端子に接続する片端接地のコンデンサＣとを設け、比較器１１の反転入力端子には、入力信号Ｓ1 を分岐入力させる。 （もっと読む）

【課題】 半導体装置における通常モードと特殊モードとの混載をコストの増大および特殊モードへの誤移行の危険性を回避して実現する。
【解決手段】 短パルス除去回路（１１）は、外部制御信号（／ＣＥ）について第１所定時間より短いパルス幅の活性パルスおよび非活性パルスを除去して内部制御信号（／ＣＥＩ）として出力する。短パルス検出回路（１２）は、外部制御信号について第１所定時間より短いパルス幅の活性パルスおよび非活性パルスを検出する。内部回路（１３）は、通常モードおよび特殊モードを有し、外部制御信号に代えて内部制御信号に応じて動作する。内部回路は、短パルス検出回路による活性パルスの検出に応答して通常モードから特殊モードに移行し、短パルス検出回路による非活性パルスの検出に応答して特殊モードから通常モードに移行する。 （もっと読む）

【課題】ＰＬＬのデジタル位相比較器の出力矩形波信号を処理し、ＰＬＬの引き込み可能な周波数幅を拡げ、同期時間を短縮する位相比較信号処理回路を提供する。
【解決手段】矩形波信号を両極性信号に変換する電圧シフタ７と出力端子２２間に並列接続され、整流回路８と積分保持回路９と微分回路１０とゲート回路１２と電圧ホールド回路１３と共通の加算回路１４とからなる第１信号路、及び、整流回路１５と積分保持回路１６と微分回路１７とゲート回路１９と電圧ホールド回路２０と前記加算回路１４とからなる第２信号路、第１信号路及び第２信号路の積分保持回路９、１６とゲート回路１２、１９を個別制御する制御信号発生器２１を備え、第１及び第２信号路で、両極性信号の整流、整流電圧の積分保持、積分保持値の微分、微分出力の保持、保持電圧の加算を行うことにより処理信号を出力する。 （もっと読む）

【課題】異なるクロックツリー間の回路間をつなぐデータ転送パスが存在しても、ＯＣＶに影響されずにクロックを分配する。
【解決手段】クロック分配回路は、クロック分配網２０ａの分岐点ＮＡ３経由の第１クロック信号で動作する順序回路２５ａと、クロック分配網２０ｂの分岐点ＮＢ３経由の第２クロック信号で動作する順序回路２６ａと、順序回路２５ａと順序回路２６ａとの間のデータ転送パス４０とを有する半導体集積回路４５へ第１クロック信号及び第２クロック信号を分配する。クロック分配回路２０は、分岐点ＮＡ３からの第１フィードバック信号と第１リファレンス信号とから第１クロック信号を出力するＰＬＬ回路２１と、分岐点ＮＢ３からの第２フィードバック信号と第２リファレンス信号とから第２クロック信号を出力するＰＬＬ回路２２とを具備する。 （もっと読む）

【課題】シリアル通信システムにおいて、ボーレートを補正するノード内のＣＰＵの負担を軽減するシリアル通信回路を提供する。
【解決手段】本発明によるボーレートジェネレータ１２は、入力されるシンクフィールド４２のビット数を入力順に計数するエッジカウンタ２２と、エッジカウンタ２２が所定のビット数を計数するまでの時間３３を測定するシンクフィールド測定タイマ２３と、測定時間３３を用いて、シンクフィールド４２における１／２ビット期間であるボーレート補正値３４を生成するボーレート補正回路２４とを具備し、ボーレート補正値３４に基づき、シリアル通信のボーレートを決定する。 （もっと読む）

【課題】短い時間幅の高分解能な計測と長い時間幅の低分解能な計測とを、回路規模を大幅に増大させることなく、いずれも実現させることが可能な時間計測回路を提供する。
【解決手段】駆動電圧ＶＤＤＬに応じた遅延時間で信号を遅延させる遅延ユニットＤＵをＭ（Ｍは正整数）段直列接続してなり、起動用パルスＰＡの入力により起動され、各遅延ユニットＤＵにてパルス信号を順次遅延させながら伝送するパルス遅延回路１０と、計測用パルスＰＢが入力されると、パルス遅延回路１０内でのパルス信号の位置を検出（ラッチ）し、その検出結果を、起動用パルスＰＡの入力から計測用パルスＰＢの入力までの時間Ｔｍ内にパルス信号が通過した遅延ユニットＤＵの段数を表す所定ビットのデジタルデータＤＴに変換して出力するラッチ＆エンコーダ１２と、電圧設定データＤＶに従った大きさの駆動電圧ＶＤＤＬを発生させる駆動電圧設定回路１４とを備える。 （もっと読む）

【課題】ＰＤ出力から微分値を求めると、平均値が“０”の周期関数の微分の平均値はやはり“０”となり、上下バランスが崩れた位相誤差検出特性が得られない。
【解決手段】加算器４２０３の加算結果ＡＤＤである位相誤差絶対値を絶対値比較器４２０５でしきい値Ｖｔｈと比較し、当該位相誤差絶対値がしきい値Ｖｔｈを超えた時点でのＰＨＥＲＲ信号の極性と、現時点でのＰＨＥＲＲ信号の極性とを不一致検出回路４２０８で比較する。そして、不一致のときにビットスリップが起きたと判断し、現時点でのＰＨＥＲＲ信号の極性を極性反転回路４２１０で反転し、最終的なＰＤ出力とすることで、上下バランスが崩れた位相誤差検出特性を実現する。 （もっと読む）

【課題】通信周波数を微小変動させる技術よりも、ノイズレベルの低減を更に図ることができる通信システムを提供する。
【解決手段】マスタ１１は、通信中において通信周波数を微小変動させると共に、バス３のドライブレベルを許容範囲内で変化させる。また、マスタ１１は、バス３をドライブする場合の電流駆動能力を変化させてレベル遷移に要する時間も変化させるので、信号レベルが変化する場合の波形の傾きもダイナミックに変化させて信号の周波数帯域をより拡げるようにして、発生するノイズのピークレベルを一層抑制する。 （もっと読む）

【課題】フルレートとハーフレートの両方に対応した位相比較器を得る。
【解決手段】データ信号の立ち下がりタイミングでクロック信号の振幅値を検出する第一の検出手段１と、データ信号の立ち上がりタイミングでクロック信号の振幅値を検出する第二の検出手段２と、第一の検出手段１がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第一の識別結果を出力し、第二の検出手段２がクロック信号の立ち上がり状態又は立ち下がり状態の振幅値を検出しているのかを識別して第二の識別結果を出力するエッジ比較手段３と、第一の識別結果に応じて第一の検出手段１の出力の極性を反転する第一の極性反転手段４と、第二の識別結果に応じて第二の検出手段２の出力の極性を反転する第二の極性反転手段５と、データ信号の極性に応じて第一又は第二の極性反転手段４、５の出力値を選択して出力する信号選択手段６とを設けた。 （もっと読む）

【課題】スイッチトキャパシタを利用し回路規模の小さな比較回路を得る。
【解決手段】入力ＩＮＡは、スイッチＳＷ１によりコンデンサＣａを介し、コンパレータＣｏｍ１，Ｃｏｍ２の正入力端に供給される。入力ＩＮＢはスイッチＳＷ２によりコンデンサＣｂ１を介しコンパレータＣｏｍ１の負入力端に供給されると共に、スイッチ３，４によりコンデンサＣｂ２を利用して反転されて、コンパレータＣｏｍ２の負入力端に供給される。コンパレータＣｏｍ１、Ｃｏｍ２の出力は排他的論理和回路ＥＸＯＲに入力され、ここから入力ＩＮＡが±入力ＩＮＢの範囲内か否かの判定結果が出力される。 （もっと読む）

【課題】 レシーバ回路の速度試験をドライバ回路の接続無しに行えるようにすること。
【解決手段】 遅延部３は遅延制御信号に応答してクロック入力信号の位相を遅延制御して出力する。セレクタ２は、実速度試験時、遅延部３からのクロック入力信号と外部端子からの入力信号の中から前記クロック入力信号を選択して出力する。シリアルパラレル変換器４は、サンプリングクロック信号に基づいてセレクタ２から出力された信号をサンプリングし、シリアル信号をパラレル信号形式に変換して出力する。クロックデータリカバリ回路５は、変換器４の出力信号７に応じた最適な位相のサンプリングクロック信号を生成して変換器４に供給する。前記サンプリングクロックの位相を制御するための制御コード６０をモニタすることで、遅延変化量とコード変化量の相関をとり、実測度試験を行う。 （もっと読む）

【課題】スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させるための方法、回路、及びシステムを提供する。
【解決手段】スプレッドスペクトラムクロック信号を発生させる方法は、同期システムのためのスプレッドスペクトラムクロック信号を提供するために選択される複数の遅延された高周波クロック信号を提供するために高周波クロック信号を遅延させる段階を含む。 （もっと読む）

【課題】コンデンサに充電された電荷の放電タイミングを最適にし、高速信号に対応できるようにした波形改善回路を提供する。
【解決手段】信号線４に伝送されるデジタルの信号Ｓtの波形を改善する波形改善回路１は、信号Ｓtのレベルが所定値を超えたことをレベル検出回路１１Ａが検出すると、その出力電圧Ｖｄに基づいてスイッチ回路１２Ａが導通状態になり、電源電圧Ｖ_Ｂを充電回路１３Ａのコンデンサ１３１に印加してコンデンサ１３１を充電する。信号Ｓtの電圧レベルが、コンデンサ１３１の充電電圧Ｖｃよりも低くなったタイミングでコンデンサ１３１から信号線４へ、放電回路１４Ａのダイオード１４１を介して放電が行われ、アンダーシュートが改善される。 （もっと読む）

【課題】入力された正弦波と周波数が等しく、かつ位相が同期した正弦波を、簡易で正確に、出力する装置を提供する。
【解決手段】位相差検出回路１は、外部から入力された第一の正弦波と正弦波生成回路５より出力する第二の正弦波との位相差を、ディジタル信号処理により算出する。その算出値に基づいて第二の正弦波の位相と周波数を調整するので、正弦波生成回路５は入力された第一の正弦波に周波数が等しく、かつ位相が同期した第二の正弦波を簡易に正確に出力することができる。 （もっと読む）

【課題】入力される電圧信号のレベルが回路の動作電源電圧より上昇した場合でも、正確な符号化動作を行うことができるパルス位相差符号化回路を提供する。
【解決手段】Ａ／Ｄ変換回路１１を構成するパルス位相差符号化回路１３において、カウンタ２のカウント値をデータラッチ回路４にラッチさせるタイミング信号を生成するため、符号化周期信号ＰＢに所定の遅延時間Ｔ12を付与する遅延回路１２を、電圧入力端子に与えられる電圧信号Ｖinのレベルが上昇するのに応じて遅延時間が短縮されるように構成する。具体的には、遅延回路１２を、リングディレイライン１を構成するＮＯＴゲートと同じＮＯＴゲートを、リングディレイライン１を構成する直列段数の１／２となる段数で直列接続して構成し、それらのＮＯＴゲートを、Ａ／Ｄ変換対象となる入力電圧Ｖinを電源として動作させる。 （もっと読む）

【課題】半導体集積回路に好適な積分回路及び高性能化を図ったカメラ用前処理ＬＳＩを提供する。
【解決手段】第１タイミング期間にオン状態にされる第１スイッチ及び第２スイッチにより第１キャパシタの第１端子と第２端子に入力電圧を供給する。上記第１タイミング期間と異なる第２タイミング期間にオン状態にされる第３スイッチ及び第４スイッチにより上記第１キャパシタの第１端子と第２端子を利得１のバッファアンプの入力端子と出力端子に接続する。上記バッファアンプの入力端子と固定電位との間に第２キャパシタを設ける。上記バッファアンプの入力端子又は出力端子の電圧を積分出力とする。固体撮像素子で形成された画素信号のフィードスルー部との差を表す信号部を相関二重サンプリング回路で取り出し、黒レベルクランプ信号を前記の積分回路により取り出して電圧保持回路で保持させる。 （もっと読む）

【課題】波形整形用コンパレータのしきい値を変更する。
【解決手段】入力端１０からの入力信号は、コンデンサ１２を介し、コンパレータ１４に供給され、ここでしきい値と比較され波形整形される。このコンパレータ１４には、しきい値として、アナログスイッチ６４または６６の出力が供給され、平滑端子３２に平滑容量３４が接続されている場合には、この平滑端子３２に得られる入力信号の中点電位が供給され、平滑端子３２がグランド電位になっているときには基準電圧ＶＲＥＦが供給される。この切換は、平滑端子３２の電位に応じて切換制御回路３６が自動的に行う。 （もっと読む）

【課題】ＵＳＢクロックやシステムクロック等を使用する半導体装置において、汎用性を向上することができる技術を提供する。
【解決手段】複数のクロック（入力クロック１、入力クロック２）を入力とし、その複数のクロックのそれぞれを入力クロック１カウンタ１１０ａ及び入力クロック２カウンタ１１０ｂで一定期間計測し、その計測結果を用いて複数のクロックのそれぞれの周波数を検出し、その検出結果に基づいて、クロックソース選択回路１０７ｂで複数のクロックのいずれかを選択し、ＰＬＬ回路２（１０８ｂ）で逓倍し、分周回路２（１０９ｂ）で分周し、ＵＳＢクロックを生成する。 （もっと読む）

【解決手段】 ＡＳＩＣソフトウエアデザインツールを用いて配列および配線することができる集積または統合された電源およびクロックグリッド。集積されたグリッドは、電源レールとクロックラインを含む、３つのタイプのグリッドユニットを含む。電源レールおよびクロックラインは、種々のグリッドユニットセルにおいて種々の配向を含む。 （もっと読む）