【課題】不感帯が少なく高速安定動作が可能なフリップフロップ回路を提供すること。
【解決手段】本発明は、データ信号Ｄと、立ち上がり遅延クロック信号ＣＫｄとを入力し、データ信号Ｄの立ち下がりと立ち上がり遅延クロック信号ＣＫｄの立ち下がりとによって内部ノードＮＣの信号を立ち上げる第１のラッチ回路Ｌ１と、内部ノードＮＣの信号とクロック信号ＣＫとを入力し、内部ノードＮＣの信号が立ち上がっている状態でクロック信号ＣＫが立ち下がるタイミングにより内部ノードＸの信号を立ち下げる第２のラッチ回路Ｌ２と、内部ノードＸの信号とクロック信号ＣＫとを入力し、クロック信号ＣＫが立ち上がっている状態でのデータ信号Ｄを保持する出力信号を生成するための第３のラッチ回路Ｌ３と、内部ノードＮＣの信号を立ち上がり遅延クロック信号ＣＫｄによってプルダウンさせるプルダウン回路ＰＤとを備えるフリップフロップ回路である。 （もっと読む）

【課題】動作モードによって周波数変調を行うか行わないかを選択することによって受信側の負荷を低減することができる半導体集積回路を提供すること。
【解決手段】半導体集積回路１は、２以上の内部回路（ビデオデコーダ１１、ＣＰＵ１２など）と、所定の周波数のクロックを発生するＰＬＬ３１と、周波数を変調させたクロックを発生するＳＳＣＧ ＰＬＬ３２と、内部回路にＰＬＬ３１からのクロックか、ＳＳＣＧ ＰＬＬ３２からのクロックのいずれかを選択して内部回路に入力するセレクタ２１とを有する。 （もっと読む）

【課題】入力信号の振幅が当初の想定よりも小さい場合や入力信号の振幅変動が生じた場合でも、適正な出力信号を得ることができるヒステリシスコンパレータを提供する。
【解決手段】電圧レベルが連続的に変化する入力信号を互いに異なる電圧レベルを有する２つの閾値電圧に基づいて２値化判定し、この判定結果に応じた出力信号を生成するヒステリシスコンパレータであり、入力信号のトップピークを検出し、トップピークに応じたトップピーク検出電圧を生成するトップピーク検出部と、入力信号のボトムピークを検出し、ボトムピークに応じたボトムピーク検出電圧を生成するボトムピーク検出部と、トップピーク検出電圧の電圧レベルとボトムピーク検出電圧の電圧レベルの範囲内で第１および第２の閾値電圧を生成する閾値電圧生成部と、第１および第２の閾値電圧と入力信号の電圧レベルを比較して入力信号を２値化判定し、この判定結果に応じた出力信号を生成する電圧比較部と、を含む。 （もっと読む）

【課題】消費電力と劣化を低減する。
【解決手段】集積回路にクロック信号を分配する装置１００、方法が提供される。低速モード動作において、周期ごと、少なくとも、異なる第１、第２オン時間を有する第１、第２オンパルスを含み、第１、第２オン時間の合計が、各周期のオフ時間の合計と略等しい第１クロック信号２００が生成される。分配クロック信号２０４それぞれを生成する複数の最終段のバッファ回路１７が終点である分配ツリー１６を介して第１クロック信号２００が分配される。分配クロック信号２０４それぞれから、集積回路の少なくとも一部に供給すべき対応する第２クロック信号２０２が生成される。 （もっと読む）

【課題】雑なクロック選択回路に対応できる半導体集積回路を、簡単な配置クラスタリング工程で作製できるようにする。
【解決手段】クロック信号を種々の遅延量で遅延調整するクロックツリー回路と、遅延調整されたクロック信号が供給されるクロック同期回路とを備える。クロックツリー回路は、クロック信号導入端の後段に設けられた第一のクロックツリーセルと、クロック同期回路の前段でかつ第1のクロックツリーセルより後段に設けられた第二のクロックツリーセルと、第二のクロックツリーセルの前段に設けられたクロック分岐点とを備える。クロック同期回路は第二のクロックツリーセルで遅延調整されたクロック信号が供給される第一のクロック同期回路とクロック分岐点でクロックツリー回路から出力されるクロック信号が供給される第二のクロック同期回路とを備える。 （もっと読む）

【課題】高周波数かつ大振幅のジッタを生成する。
【解決手段】ジッタを有するジッタ重畳信号を生成するジッタ印加回路であって、与えられる基準信号を、それぞれ予め設定される遅延量で順次遅延させる、縦続接続された複数の遅延回路と、それぞれの遅延回路が出力する信号のタイミングに応じて、ジッタ重畳信号のそれぞれのエッジを生成する信号生成部と、ジッタ重畳信号の各周期に印加すべきジッタに応じた遅延量をそれぞれ設定する遅延設定部とを備え、少なくとも一つの遅延回路の遅延量が、ジッタ重畳信号の平均周期の整数倍とは異なる値に設定されるジッタ印加回路を提供する。 （もっと読む）

【課題】電源投入時に流れる突入電流を削減すること。
【解決手段】商用電源２から電気機器３に電力を供給する電源装置１において、ＯＮ／ＯＦＦスイッチ２２をＯＮするとタイミング制御回路７で制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を開始し、かつ、ＯＮ／ＯＦＦスイッチ２２をＯＦＦするとタイミング制御回路７Ａで制御された無接点リレー６Ａが交流波形の立ち下がりのゼロクロス点で交流電源電圧の供給を終了するようにした。 （もっと読む）

【課題】データ信号を入出力可能な集積回路装置において、より適正に入力されているデータ信号を出力する。
【解決手段】集積回路装置１０において、データ信号Ｄが通常入力時より遅延してフリップフロップＦＦのセットアップ時間制約に違反したタイミングでデータ信号Ｄが変化したときにはデータ信号Ｄが変化してから所定時間後に立ち上がるフリップフロップ制御用信号Ｇを生成して出力するようエッジ検出回路２０とフリップフロップ制御用信号出力回路３０とを構成し、こうして生成したフリップフロップ制御用信号Ｇと基準クロック信号Ｃｌｋとを用いてデータ信号Ｄを入出力するようフリップフロップＦＦを構成した。これにより、より適正にデータ信号Ｄを入出力することができる。 （もっと読む）

【課題】ＬＳＩテスト時においても選別用のモニタリングを行うことができると共に、小さな面積で簡便な構成によりモニタ可能なモニタ回路を提供すること。
【解決手段】モニタ回路は、クロック信号３９に同期して入力信号を取り込むフリップフロップ回路３２と、クロック信号４０に同期して入力信号を取り込むフリップフロップ回路３４と、フリップフロップ回路３４の出力信号を受ける論理回路３７と、クロック信号４０に同期して論理回路３７の出力信号を取り込むフリップフロップ回路３５とを含み、クロック信号４０の立ち上がりエッジ位置を調整し、フリップフロップ回路３２の出力信号とフリップフロップ回路３５の出力信号とが所定の組合せとなったときの、調整したクロック信号４０の立ち上がりエッジ位置とクロック信号３９の立ち上がりエッジ位置とに基づいてチップの性能を判別する。 （もっと読む）

【課題】消費電流を低減し、差動増幅動作の高速化を図り、かつ小型化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、制御電極が第１入力ノードに結合されたトランジスタＭＰ１の第２導通電極に結合された第１導通電極と、第１出力ノードに結合された第２導通電極とを有するトランジスタＭＰ３と、制御電極が第２入力ノードに結合されたトランジスタＭＰ２の第２導通電極に結合された第１導通電極と、第２出力ノードに結合された第２導通電極とを有するトランジスタＭＰ４と、第１出力ノード、トランジスタＭＰ３の第２導通電極およびトランジスタＭＰ４の制御電極に結合された第１端子を有する第１のキャパシタＣＬ１と、第２出力ノード、トランジスタＭＰ４の第２導通電極およびトランジスタＭＰ３の制御電極に結合された第１端子を有する第２のキャパシタＣＬ２とを備える。 （もっと読む）

【課題】本発明は、コストアップや電力損失を招くことなく、プッシュプル回路の出力短絡を検出することが可能な短絡検出回路を提供することを目的とする。
【解決手段】本発明に係る短絡検出回路は、パルス信号Ｖｘと同期したダミーパルス信号Ｖｙを生成し、両信号間に所定の位相差が生じているか否かに応じて、ＯＵＴ１Ｐ端子の短絡検出を行う構成とされている。 （もっと読む）

【課題】本発明は、外部環境の影響にも安定的に動作し、より向上した電力及び面積効率を具現するデータセンタートラッキング回路及びこれを含む半導体集積回路を提供する。
【解決手段】本発明は、直列連結した複数のクロックバッファーからなり、クロックをバッファーリングして出力信号を出力するクロックツリー；クロックに基づき、出力信号の位相の変化を感知して感知信号を出力する感知部；及び、感知信号に応じて、クロックツリーに供給される電流を調節し、出力信号の位相を調節するディレイ補償部を含む。 （もっと読む）

【課題】クロックのデューティ検出において、半導体メモリ装置内のプロセス、電圧レベル、及び温度などによる環境変数の変化によって発生するオフセットを除去するための初期測定動作を行うことができる回路を提供すること。
【解決手段】本発明に係る半導体メモリ装置は、初期測定動作時、共通クロックの遷移時点に対応する２つの検出パルスを生成するクロックエッジ検出部１００Ｂと、前記２つの検出パルスを比較し、その結果を出力するデューティ検出部２００Ｂと、前記初期測定動作時、デューティ検出部２００Ｂから出力された比較結果に基づいて、デューティ検出部２００Ｂを制御するコードカウンタ３００とを備える。 （もっと読む）

【課題】電圧−周波数変換方式のＡ−Ｄ変換装置の精度を向上する。
【解決手段】２つの等価な鋸波発生回路１８Ａおよび１８Ｂと、その２つの鋸波発生回路１８Ａおよび１８Ｂを交互に切り替えるスイッチ回路１９と、を含む電圧制御型発振器２４を有する、電圧−周波数変換回路を備える。好ましくは、第１の周期の周期信号を出力する第１の電圧制御型発振器と、第１の周期と異なり、かつ第１の周期と一定の比を保つ第２の周期の周期信号を出力する第２の電圧制御型発振器とを備え、サンプリング周期内に含まれる第１の周期信号の波数に基づいて、入力であるアナログ信号に対応するディジタル信号の上位ビットを算出し、サンプリング信号の活性化時点から第１および第２の周期信号の位相が一致する時点までの間に含まれる周期信号の波数に基づいて、デジタル信号の下位ビットを算出する。 （もっと読む）

【課題】入力データとデータストローブクロックのタイミングにより自動的にデータ入力ストローブ信号の発生タイミングをチューニングする半導体記憶装置を提供する。
【解決手段】入力データとデータストローブクロックの入力タイミングによりデータ入力ストローブ信号の発生タイミングをチューニングする内部チューニング手段と、前記データ入力ストローブ信号に応答して、複数のデータをグローバルラインに伝送するデータ入力センスアンプとを含む。 （もっと読む）

【課題】入力信号の周波数に変化が生じた場合であれ、確実に動作することの逆ヒステリシス回路を提供する。
【解決手段】逆ヒステリシス回路１は、第１インバータ１０の出力信号である第１出力信号ＯＵＴ１の電圧レベル及び第２インバータ２０の出力信号である第２出力信号ＯＵＴ２の電圧レベルの双方に基づいて、逆ヒステリシス回路１としての入力端子に入力される入力信号の立ち上がり時における閾値電圧レベルを第１閾値電圧レベルとし、入力信号の立ち下がり時における閾値電圧レベルを第２閾値電圧レベルとする出力信号を生成する出力信号生成部を備える。出力信号生成部３０は、第１出力信号ＯＵＴ１の電圧レベルに応じて動作する第１フリップフロップ３２と、第２出力信号ＯＵＴ２の電圧レベルに応じて動作する第２フリップフロップ３５とを含んで構成されている。 （もっと読む）

【課題】ＰＬＬ回路からの出力に含まれるジッタ成分及びデータパスの電源に含まれる周期的ノイズ成分を低減するクロック信号を生成する。
【解決手段】クロック信号１２０と変調制御信号１２７に基づいて生成された信号１２２とを混合して変調クロック信号１２３を生成するミキサ１１０と、遅延制御信号１２４に基づく遅延ステップで遅延された前記クロック信号若しくは前記変調クロック信号に同期したテストパターン信号と期待値データとが一致するか否かを判定し、判定結果を出力する内蔵自己テスト回路１０６と、前記判定結果をプロットしてシュムープロットを作成し、一致と不一致の境界線パターンに基づいて前記シュムープロットに含まれるノイズ成分を検出し、前記ノイズ成分と同じ周波数でかつ逆位相の信号を生成するように前記変調制御信号を出力する制御部１０７と、を備える。 （もっと読む）

【課題】オーバーラップしないクロック発生回路を提供する。
【解決手段】複数の遅延された基準クロック信号を生成するプログラム可能な遅延基準クロック信号回路と、プログラム可能な遅延基準クロック信号回路と動作可能に接続され、オーバーラップしないクロック信号を発生する複数の遅延クロック信号発生器とを含む。各遅延クロック信号発生器は、クロック信号の立ち上がりの遅延を制御し第１の信号を出力するラッチまたはフリップフロップと、遅延されたクロック信号の立ち下がりエッジの遅延を制御し第２の信号を出力するもう一つのラッチまたはフリップフロップと、第１および第２の信号からクロック信号を発生する論理回路とを含む。ラッチまたはフリップフロップは、複数の遅延された基準クロック信号の１つに応答してクロック信号の立ち上がりエッジの遅延を独立して制御する。 （もっと読む）

グリッチに対する自己クロック回路を強化するための複数の技術が開示されている。グリッチフィルタが、デジタル設計の同じ場所に設けられている。ある実施例では、グリッチフィルタが動的に同調可能である。一実施例では、入力が出力によってロックアウトされる。差動信号のための回路のように、コード符号を見積もるための方法が与えられている。 （もっと読む）

【課題】本発明は、Ｐ.Ｖ.Ｔ変化及び伝送距離により、立ち上りクロック及び立ち下りクロックの遷移タイミングがずれることを防止できる半導体メモリ装置のクロック生成回路を提供する。
【解決手段】本発明は、クロックを遅延させて遅延クロックを生成し、前記クロックを反転させて反転クロックを生成する位相スプリッタと、遅延クロック及び反転クロックをバッファリングして、立ち上りクロック及び立ち下りクロックとして出力するクロックバッファを含む。 （もっと読む）