【課題】動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる二値化回路を提供する。
【解決手段】二値化回路２０は、ダイオード３１及びコンデンサ３２を有するピークホールド回路部３０と、ダイオード４１及びコンデンサ４２を有するボトムホールド回路部４０と、コンデンサ３２とダイオード３１との間のノードＮ１の電圧、及びコンデンサ４２とダイオード４１との間のノードＮ２の電圧の平均電圧ＶＡと入力信号Ｖｉｎの電圧とを比較して入力信号Ｖｉｎを二値化する比較回路部７０と、上記平均電圧ＶＡに比例する電圧を出力する基準電圧生成回路部６０とを備える。ボトムホールド回路部４０は、基準電圧生成回路部６０から出力された電圧を基準電位ＶＳとして用いる。 （もっと読む）

【課題】熱時定数による増幅利得の時間的な変化を補償でき、良好な直線性を有するパルス増幅装置を提供する。
【解決手段】パルス電力増幅装置１０は、高周波信号を変調するパルス信号を入力され、前記パルス信号を入力され第１の増幅器の熱時定数に対応する時定数を有する第１の微分回路と、前記パルス信号を入力され第２の増幅器の熱時定数に対応する時定数を有する第２の微分回路と、励振回路及び最終段増幅器の入力側の負バイアス端子に供給される負バイアス電圧を出力する負バイアス電源１８と、この負バイアス電源の出力する負バイアス電圧に前記第１の微分回路の出力を加算して前記第１の増幅器の入力側の負バイアス端子に供給する第１の加算回路と、前記負バイアス電源の出力する負バイアス電圧に前記第２の微分回路の出力を加算して前記第２の増幅器の入力側の負バイアス端子に供給する第２の加算回路と、を有する。 （もっと読む）

【課題】広い動作電圧範囲で精度よく動作するホールド回路の提供。
【解決手段】入力信号端子と、出力電圧出力端子と、非反転入力端子に入力信号端子が接続された増幅器と、入力端子に増幅器出力端子が接続された反転増幅器と、一端に増幅器反転入力端子が接続され他端に基準電位が接続されたキャパシタと、入力端子にキャパシタの一端が接続されたバッファ回路と、ゲートに増幅器出力端子が接続されソースにバッファ回路出力端子が接続されバルクに電圧源が接続された第１トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに電圧源が接続されドレインに第１トランジスタドレイン端子が接続された第２トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに第１トランジスタドレイン端子と第２トランジスタドレインとが接続されドレインにキャパシタの一端が接続された第３トランジスタと、を有するホールド回路。 （もっと読む）

【課題】Ｎ本のクロック信号を出力した際に生ずる出力波形歪みを改善した装置構成を提供する。
【解決手段】半導体装置は、所定周波数の入力クロック信号ＣＬＫ−Ｉを入力して同一周波数の複数のクロック信号ＣＬＫ１からＣＬＫＮを出力する。前記入力クロック信号は遅延部１＿１から遅延部１＿Ｎ−１により所定の遅延時間差を与えられ、前記複数のクロック信号として出力される。前記複数のクロック信号の立ち上がり及び立ち下がりを分散することで、共通の電源レギュレータ１１への負荷が低減する。 （もっと読む）

【課題】 電源起動からロックまでの時間を短くすると共に、電源断時に電荷を速く放電できるＰＬＬ回路を提供する。
【解決手段】 位相の進み／遅れを検出器１１で検出し、位相の進み／遅れに相当する信号を積分器１２で積分し、起動パルス生成部１３が、電源起動を検出し、ロックまでの時間に基づいたパルス幅のパルスをＬＰＦ５と積分器１２に出力し、ＬＰＦ５と積分器１２が、起動パルス生成部１３からのパルスによって内部のコンデンサを充電すると共に電源断で内部のコンデンサに蓄積された電荷を放電するＰＬＬ回路である。 （もっと読む）

【課題】安価な構成で適切なタイミングにリセット信号を出力させる。
【解決手段】Ａ／Ｄ変換回路３からデジタル信号として入力されるホールドコンデンサＣのホールド電圧の電圧レベルの増加を検出したときに、増加前後の電圧レベルの差をコンパレータ５ａによって求める。そして、求めた差が所定のしきい値以下である場合は、リセット信号を出力する。よって、入力信号Ｖｉｎの入力に伴うホールドコンデンサＣのホールド電圧の増加量が、ホールド電圧の飽和判断に適した所定のしきい値以下になった時点で、初めてホールドコンデンサＣをリセットしてホールド電圧を放電させる。これにより、ホールドコンデンサＣの１回目のチャージ時点におけるホールド電圧に比べてはるかに、入力信号Ｖｉｎの反転信号の電圧レベルのピーク値に近い値にホールド電圧が達するまで、ホールドコンデンサＣをチャージさせた時点で、リセット信号を確実に出力することができる。 （もっと読む）

【課題】測定精度および分解能を向上させることができる時間デジタル変換器、時間デジタル変換方法及びガンマ線検出システムを提供すること。
【解決手段】時間デジタル変換器は、開始信号と停止信号との間の遅延時間に対応する第１の値を生成する第１遅延列回路を備える。時間デジタル変換器は、また、遅延開始信号と停止信号との間の遅延時間に対応する第２の値を生成する少なくとも一つの第２遅延列回路を備える。少なくとも一つの遅延素子は開始信号に所定の遅延を与えることにより遅延開始信号を生成し、合成回路は、第１の値および第２の値に基づく出力値を生成する。実施形態に係る時間デジタル変換器では、出力値は開始信号と停止信号との間の遅延時間に対応する。 （もっと読む）

【課題】ＣＬＳ技術を用いたスイッチトキャパシタ回路に適用する演算増幅器の動作速度に関する所要水準を抑制しつつ比較的振幅の大きい入力信号にも適合するという優位性を維持したスイッチトキャパシタ回路等を実現する。
【解決手段】コンデンサＣｃｌｓおよびスイッチＳＷ１０４、ＳＷ１０５、ＳＷ１０６を含んでＣＬＳ回路１２０を構成する一方、スイッチＳＷ１０７が介挿された導体部、および、ＳＷ１０４、ＳＷ１０５、ＳＷ１０６により切替え回路１３０を構成し、この切替え回路１３０によってレベルシフト用コンデンサＣｃｌｓを、サンプリングフェーズで、アナログ入力信号Ｖｉｎで充電されるように接続し、レベルシフトフェーズで、アナログ信号出力端子Ｖｂと演算増幅器１１０の出力端子との間に介挿されるように接続関係を切替えるように構成する。 （もっと読む）

【課題】信号の位相を高精度に調整可能な位相調整回路、検出装置及び電子機器等を提供すること。
【解決手段】位相調整回路は、位相主調整用のローパスフィルター２１０と、位相微調整用のハイパスフィルター２３０を含む。ローパスフィルター２１０は、周波数ｆｉｎの第１の信号が入力され、その周波数ｆｉｎにおける位相遅れ角度がＸ度（Ｘ≧０）となる周波数特性を有する。ハイパスフィルター２３０は、ローパスフィルター２１０からの出力信号ＬＱに基づく第２の信号ＧＱが入力され、周波数ｆｉｎにおける位相進み角度がＹ度（Ｙ≧０）となる周波数特性を有する。Ｙ度はＸ度よりも小さい値に設定される。 （もっと読む）

【課題】液晶駆動用のソースドライバのオフセットキャンセル出力回路を提供する。
【解決手段】基準電圧が非反転入力端に印加されたオペアンプと、反転入力端に各々の一端が接続された入力コンデンサ及び出力コンデンサと、反転入力端とオペアンプの出力端との間に接続された第１の電界効果トランジスタを有し、リセット動作時に入力コンデンサ及び出力コンデンサ各々にオフセット電圧を蓄電させ、通常出力動作時に入力コンデンサの他端に階調電圧を印加しかつ出力コンデンサの他端をオペアンプの出力端に接続するスイッチ素子回路と、を備え、リセット動作時及び通常出力動作時に第１の電界効果トランジスタの基盤に基準電圧に等しい第１の電位を印加し、通常出力動作中の階調電圧の切り替え時に第１の電界効果トランジスタのソース／ドレインから基盤に流れるリーク電流を防止するように基盤に第１の電位とは異なる第２の電位を第１の電位に代えて印加する。 （もっと読む）

【課題】センサーデバイスのチャネル信号が第１、第２信号で構成される場合に第１、第２信号の差分に対応する信号の精度の高いＡ／Ｄ変換を実現する集積回路装置等の提供。
【解決手段】集積回路装置は、センサーデバイスからの第１信号ＳＧ１が第１期間において入力され、第１信号ＳＧ１とペアーとなってセンサーデバイスのチャネル信号を構成する第２信号ＳＧ２が第２期間において入力され、第１信号ＳＧ１と第２信号ＳＧ２の差分に対応する信号を出力する増幅回路と、増幅回路の出力信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器を含む。増幅回路は、増幅回路が有する演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。 （もっと読む）

【課題】システムの性能劣化を避けつつ、システムの消費電力を低減する。
【解決手段】コンデンサＣ１と、コンデンサＣ１の入力側及び出力側にそれぞれ設けられたスイッチＳＷ１〜ＳＷ４と、コンデンサＣ１の出力を受ける後段のオペアンプ２０４とを備え、スイッチＳＷ１〜ＳＷ４の少なくとも一つの開閉状態に応じてオペアンプ２０４へ供給される電流値を切り替える。 （もっと読む）

【課題】時分割統合された信号系列に対して、時分割で兼用する場合であっても、各系統間で信号の混ざりを回避するダイレクトサンプリング回路を提供する。
【解決手段】スイッチトキャパシタフィルタ１６０の前段に系統毎にヒストリキャパシタ１５３，１５５を接続し、スイッチトキャパシタフィルタ１６０の後段に系統毎にバッファキャパシタ１７３，１７５を接続し、スイッチトキャパシタフィルタ１６０のローテーションキャパシタと接続するヒストリキャパシタ及びバッファキャパシタを入力している時分割系統毎に切り替える。 （もっと読む）

【課題】 ある波形の電圧値を異なる閾値と比較するので、比較精度によって、不安定であった。
【解決手段】 制御波形発生回路１２で発生された台形波形を各チャンネルの増幅器１３ａ〜１３ｃで設定されているゲインで増幅する。すると、高ゲインであるほど増幅器１３ａ〜１３ｃの出力電圧の台形波のエッジ部分の勾配が急であり、各電源回路１１ａ〜１１ｃのオン電圧に早く到達するので、スイッチ１２ａのオン時は、高ゲインの増幅器１３ａ〜１３ｃほど出力電圧が早いタイミングでオン電圧に達し、低ゲインでは遅いタイミングでオン電圧に達する。この結果、この例では、電源回路１１ａ〜１１ｃの順に起動することになる。逆に、スイッチ１２ａのオフ時は、低ゲインの増幅器１３ａ〜１３ｃほど出力電圧は早いタイミングでオン電圧以下に下がり、高ゲインでは遅れてオン電圧以下になる。この結果、この例では、電源回路１１ｃ〜１１ａの順に終了することになる。 （もっと読む）

【課題】複数の被測定電圧の中の最大値又は最小値を検出する為の最大・最小検出回路に関し、最大値検出時と最小値検出時との主要回路部分を共通として切替える。
【解決手段】被測定電圧Ｖ１〜Ｖｎをそれぞれ一方の入力端子に印加し、最大電圧又は最小電圧を検出処理する制御処理部ＣＯＮＴに入力される電圧を他方の入力端子に印加して比較出力する複数の演算増幅器ＯＰＡ１〜ＯＰＡｎと、これらの演算増幅器ＯＰＡ１〜ＯＰＡｎの出力端子と制御処理部ＣＯＮＴとの間に順方向極性のダイオードＤ１２〜Ｄｎ２と逆極性のダイオードＤ１１〜Ｄｎ１又は寄生ダイオードが順方向と逆方向となるように接続した電界効果トランジスタとについて、何れか一方を選択接続するように切替制御を行う構成を備えている。 （もっと読む）

【課題】印刷などによって低温で生成された場合であっても高速駆動が可能でかつ良好な出力特性を得ることができる増幅回路を提供する。
【解決手段】オペアンプ１００は、差動増幅回路１１０、バイアス回路１２０、電圧レベルをシフトするレベルシフト回路ユニット１５０と増幅回路ユニット１６０からなるソース接地増幅回路１４０を具備し、すべてのトランジスタを同一プロセスにて簡易に製造できるディプレッション型のトランジスタにて構成する。 （もっと読む）

【課題】ＲＰＩが大きく変動しても出力電圧の変動が少ない、ピークホールド形検波回路を提供すること。
【解決手段】本発明の一例のピークホールド形検波回路によれば、検波される高周波パルスが入力される入力端子にアノード端子を接続された検波ダイオードと、この検波ダイオードのカソード端子と接地間に接続されたキャパシタと、前記検波ダイオードのカソード端子に一端を接続されたスイッチ回路と、このスイッチ回路の他端と接地間に接続された放電用抵抗と、前記検波ダイオードのカソード端子に入力端子を接続され入力信号を積分する積分器と、前記高周波パルスに同期してこの高周波パルスよりも幅の広い制御用高周波パルスを前記スイッチ回路に制御信号として入力するスイッチ制御回路と、を有する。 （もっと読む）

【課題】双方向伝送において送信信号をキャンセルする。
【解決手段】第１抵抗Ｒ１は、その第１端子に第１電圧ＶＨ’が印加され、その第２端子が入出力端子Ｐ１と接続される。第２抵抗Ｒ２は、その第１端子に第１電圧ＶＨ’が印加される。テイル電流源１２は、所定のテイル電流Ｉａ’を生成する。電流スイッチ１０は、第２デバイス１０２に送信すべきデータＰＡＴを受け、その値に応じて第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の一方を選択し、テイル電流源１２と結合する。分圧回路ＤＩＶ１は、第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の間に順に直列に設けられた第３抵抗Ｒ３および第４抵抗Ｒ４を含む。負荷バランサＬＢ１は、その第１端子に第２電圧ＶＬＢが印加され、その第２端子が第２抵抗Ｒ２の第２端子と接続された第５抵抗Ｒ５を含む。 （もっと読む）

【課題】プラズマを発生させるようなＱ値の高い負荷が接続され、パルス幅変調において高周波信号が出力される場合、信号レベルの減衰が遅くとも、サンプルホールド信号を発生させ、高周波信号の信号レベルをホールドするパルスディテクタを提供する。
【解決手段】本発明は、高周波信号の電圧の包絡波形の電圧レベル信号を出力する電圧レベル検出部と、電流の包絡波形の電流レベル信号を出力する電流レベル検出部と、電圧と電流の位相差を求める位相差検出部と、包絡波形が一端途切れ、その後出力される包絡波形の立上りを、包絡波形の信号レベルと設定された閾値とを比較して検出し、立上り信号を出力する入力検出部と、立上り信号の入力後にサンプルホールド信号を出力する制御部と、電圧レベル信号、電流レベル信号及び位相差信号の信号レベルをホールドするサンプルホールド回路を有し、閾値は、直前の包絡波形の信号レベルの設定された割合の数値である。 （もっと読む）

サプライレギュレートされたフェイズロックループ（ＰＬＬ）が提供される。ＰＬＬは、サプライレギュレーティングループ、電圧制御発振器（ＶＣＯ）、及びＶＣＯのためのプログラマブルデカップリングキャパシタアレイを備える。ＶＣＯデカップリングキャパシタアレイのキャパシタンスは、ＮかけるＣ_UNITに等しくなるように調整可能であり、ＮはＮ分周回路の乗算ファクタの現在の値であり、Ｃ_UNITはデカップリングキャパシタアレイを製造するために選ばれたプロセス技術に対して特徴付けられたユニットキャパシタンスである。ＰＬＬが１つの周波数帯から他にスイッチするとき、ＶＣＯデカップリングキャパシタによって導入される高次ポールがＰＬＬ参照周波数をトラックし、ＰＬＬの動作安定性を改善する。
（もっと読む）