【課題】電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上する。
【解決手段】外部回路１２から入力端子２０を介してノイズ除去回路２４に発振信号が入力される。電源ノイズにより電源電圧が変動した場合は、ノードＢにＬレベルパルスのグリッチが発生し出力信号が反転する。ＯＲ回路４８には、当該出力信号と、遅延回路４６により遅延されてグリッチ（反転）のタイミングがずれた遅延信号と、が入力されるため出力信号は、反転せずＨレベルを保つ。一方、外部回路１４から入力端子２２を介してノイズ除去回路２６に遅延に関する制限が厳しい高周波の発振信号が入力される。シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、ノードＡが電源電圧に追従して変動するため、ノードＢにグリッチが発生せず、反転せずにＨレベルを保つ。 （もっと読む）

【課題】コンパレータ回路において、従来技術に比較して高速で消費電力を低下させる。
【解決手段】入力される２つの入力電圧に応じて、第１及び第２のＭＯＳトランジスタからなる入力差動対のいずれか１つのＭＯＳトランジスタにおいて、当該１つのＭＯＳトランジスタとスイッチトランジスタとを含むループにより適応バイアス電流を発生する入力差動対及び適応バイアス電流発生回路と、上記適応バイアス電流に対応する電流を検出してラッチ論理を変化させた後、上記スイッチトランジスタをオンからオフに切り換えることにより上記適応バイアス電流を遮断するラッチ回路とを備える。 （もっと読む）

【課題】セットの部品点数削減や低消費電力化を実現することが可能な制御回路及びこれを用いたデータ保持装置を提供する。
【解決手段】制御回路１０は、トリガ信号ＴＲＩＧＧＥＲに特定の信号パターンが現れたときに制御部１１の動作に必要な内部クロック信号ＬＣＬＫの生成を開始し、少なくとも制御部１１において所定の処理が完了するまで内部クロック信号ＬＣＬＫの生成を継続した後、内部クロック信号ＬＣＬＫの生成を停止する内部クロック生成部１２と、内部クロック信号ＬＣＬＫを用いて前記所定の処理を実行する制御部１１と、を有する。 （もっと読む）

【課題】簡易な構成でヒシテリシス特性を付与する。
【解決手段】ヒシテリシス装置１０００は、複数の閾値に対応するオフセット電圧を入力信号Ｖｉｎに付加した調整信号Ｖｘを出力する入力信号調整部３００と、調整信号Ｖｘに基づいて２値化した第１信号１０ａを出力するコンパレータ１０と、入力信号調整部３００を制御して複数の閾値ごとにオフセット電圧を切り替えるとともに、オフセット電圧の切り換えごとに第１信号１０ａを取得し、複数の閾値に対応する第１信号１０ａと前回の出力信号ＤＥＴとに基づいて今回の出力信号ＤＥＴを生成する判定部２００とを備える。 （もっと読む）

【課題】静電気放電に対する耐性が強く且つ低消費電力にて、遅延時間のバラツキを抑えることが可能な遅延回路及びインバータを提供する。
【解決手段】遅延回路のインバータとして、低電位部は、夫々のソース端子及びドレイン端子が第１共通接続点にて接続されている一対のＦＥＴを有し、高電位部は、夫々のソース端子及びドレイン端子が第２共通接続点にて接続されている一対のＦＥＴを有する。インバータ出力Ｌ２が高電位状態となった場合には、上記第１共通接続点に電源電位ＶＤＤを印加する一方、低電位状態となった場合には、上記第２共通接続点に接地電位ＧＮＤを印加することによりヒステリシス特性を持たせる。更に、製造上のバラツキ又は環境温度の変化に伴う遅延時間の変動を抑制させるべく、上記した電源電位ＶＤＤ又は接地電位ＧＮＤの供給元となり、かつ常時オン状態のＦＥＴを設ける。 （もっと読む）

【課題】第２の発振回路の起動を待つことなく第１の発振回路の出力により高精度なクロック信号を得る。
【解決手段】クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。ＣＲ発振回路１１は、内部回路１７に供給されるクロックＣＬＫ１を生成する。水晶発振回路１２は、ＣＲ発振回路１１の発振周波数の調整に使用される。トリミング回路１５は、ＣＲ発振回路１１と水晶発振回路１２の間の発振周波数差の検出結果に基づいて、ＣＲ発振回路１１の発振周波数を調整する。 （もっと読む）

【課題】矩形波を入力される遅延回路において、入力信号にノイズパルスが存在すると、出力信号のジッターが生じる。
【解決手段】シュミットコンパレータ１０２からの出力信号ＶdoでスイッチＳＷ3を制御し、コンデンサＣstへの充電電流を供給する電流源Ｉ1と、放電電流を供給する電流源Ｉ2とのいずれかを選択する。入力信号ＶdiでスイッチＳＷ1，ＳＷ2を制御することで、選択された電流源からの電流供給がオン／オフされる。シュミットコンパレータ１０２はコンデンサＣstの電圧Ｖstに応じてＶdoを切り替える。Ｖdiの立ち上がり時には、ＶdiのＨレベル期間にてコンデンサＣstへ充電電流を供給し、Ｖdiの立ち下がり時には、ＶdiのＬレベル期間にてコンデンサＣstへ放電電流を供給する。 （もっと読む）

【課題】 差動対に入力信号とオフセット電圧を入力し、この差動対に接続される負荷ＭＯＳトランジスタのゲートとドレインをたすき掛け接続する構成のヒステリシスコンパレータは、ＭＯＳトランジスタのサイズを調整することにより任意のヒステリシス幅を得ることができるが、ヒステリシス幅の１／２のオフセット電圧を与えなければならず、かつヒステリシス幅が半導体プロセスのばらつきによって変動してしまうという課題を解決する。
【解決手段】 差入力信号Ｖｉｎと閾値Ｖｔｈが入力される差動対３０と負荷部３１で構成され、ヒステリシス特性を有する第１のコンパレータ部と、負荷部３２と差動対３０で構成され、ヒステリシス特性を有さない第２のコンパレータ部の動作を、ヒステリシスコンパレータの出力Ｖｏｕｔによって切り替えるようにした。第２のコンパレータ部が動作するときは、出力Ｖｏｕｔが遷移する電圧は閾値Ｖｔｈのみで決まるので、半導体プロセスの影響を受けない。 （もっと読む）

【課題】回路構成が簡単で、省電力化および小面積化を図りながら、確実に周波数を検出することが可能な周波数検出回路を提供する。
【解決手段】入力クロック信号の周波数に応じて等価抵抗が変更するものとなされたスイッチトキャパシタ回路と抵抗素子とを直列に接続し、電源電圧を前記スイッチトキャパシタ回路の等価抵抗と抵抗素子の抵抗とで分圧し、その分圧された電圧をシュミット回路に入力する。シュミット回路は、入力された分圧電位がしきい値電位を超えると高電位信号を出力し、しきい値電位未満であると低電位信号を出力する。これにより、入力クロック信号の周波数に応じて高電位信号または低電位信号が出力され、周波数を検出することができる。 （もっと読む）

【課題】低電力化を可能とし、リーク電流による誤動作の発生を無くした発振検出回路を提供する。
【解決手段】発振検出回路は、基準電圧源に接続された第１の入力端子と発振回路出力端に接続された第２の入力端子とを有しており、複数のバイポーラトランジスタにより構成される差動回路を採用し、差動回路の出力端に接続され出力端の電位に応じて充電または放電を行う容量素子と、容量素子の電位に基づいて発振信号端の所望の発振状態を検出する検出回路を有する。 （もっと読む）

【課題】入力信号の周波数に変化が生じた場合であれ、確実に動作することの逆ヒステリシス回路を提供する。
【解決手段】逆ヒステリシス回路１は、第１インバータ１０の出力信号である第１出力信号ＯＵＴ１の電圧レベル及び第２インバータ２０の出力信号である第２出力信号ＯＵＴ２の電圧レベルの双方に基づいて、逆ヒステリシス回路１としての入力端子に入力される入力信号の立ち上がり時における閾値電圧レベルを第１閾値電圧レベルとし、入力信号の立ち下がり時における閾値電圧レベルを第２閾値電圧レベルとする出力信号を生成する出力信号生成部を備える。出力信号生成部３０は、第１出力信号ＯＵＴ１の電圧レベルに応じて動作する第１フリップフロップ３２と、第２出力信号ＯＵＴ２の電圧レベルに応じて動作する第２フリップフロップ３５とを含んで構成されている。 （もっと読む）

【課題】トランジスタの経時変化による信頼性の劣化等を防止できる高速シリアルインターフェース回路及びこれを含む電子機器を提供すること。
【解決手段】高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。クロック検出回路８０は、差動クロック信号線を介してクロックが転送されているか否かを検出する。クロックレシーバ回路２０は、自走クロック生成回路７０から自走クロックＯＳＣＫを受け、差動クロック信号線を介してクロックが転送されていないことが検出された場合には受信クロックＣＫＩＮの代わりに自走クロックＯＳＣＫをロジック回路ブロック３０に出力する。 （もっと読む）

【課題】少ない素子数のノイズ除去回路で、入力信号のノイズ除去を行う。
【解決手段】ノイズ除去回路３０には、信号処理部１及びシュミットトリガ回路２が設けられる。信号処理部１には、２入力ＮＯＲ回路ＮＯＲ１、インバータＩＮＶ１、Ｐｃｈ ＭＯＳトランジスタＰＴ１、及びＮｃｈ ＭＯＳトランジスタＮＴ１が設けられ、クロック信号ＣＬＫ及びイネーブル信号ＥＮｂを入力する。シュミットトリガ回路２には、インバータＩＮＶ２、Ｐｃｈ ＭＯＳトランジスタＰＴ２、Ｐｃｈ ＭＯＳトランジスタＰＴ３、Ｎｃｈ ＭＯＳトランジスタＮＴ２、及びＮｃｈ ＭＯＳトランジスタＮＴ３が設けられ、クロック信号ＣＬＫ及び信号処理部１から出力される２つの信号を入力し、ノイズが除去されたクロック信号ＣＬＫを出力信号Ｓｏｕｔとして出力する。 （もっと読む）

【課題】入力レベルに対してヒステリシス特性を持たせる。
【解決手段】第１トランジスタＭ１は、ソースが接地端子Ｐ２に接続され、ゲートに入力デジタル信号Ｓ１が入力される。第２トランジスタＭ２は、ソースが電源端子Ｐ１に接続され、そのドレインが第１トランジスタＭ１のドレインに接続される。第２トランジスタＭ２はデプレッション型で構成する。第１インバータ１２は、第１トランジスタＭ１、第２トランジスタＭ２の接続点Ｐ３、すなわちドレイン電位Ｖｘを反転し、第２トランジスタＭ２のゲートに出力する。入力回路１０は、接続点Ｐ３のドレイン電位Ｖｘに応じたレベルを出力する。 （もっと読む）

【課題】従来のヒステリシス入力回路は等価的にＰ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴのインバータ回路のβ比を変えて、ロジックレベルのヒステリシスを作っていたが、この方式では電源電圧が低下するとヒステリシス幅が極端に小さくなった。また、電源電圧の広範囲の変動に対してヒステリシス幅を確保することは難しかった。また、ロジックレベルを形成するのにＰ型とＮ型ＭＯＳＦＥＴを用いるので形状比の設定にやや無理があり、また製造工程でのバラツキの影響を受けやすかった。
【解決手段】入力回路２個と正極の電源にＰ型、Ｎ型ＭＯＳＦＥＴ、負極の電源にＮ型、Ｐ型ＭＯＳＦＥＴと、及び前状態を記憶するラッチ回路を設け、前状態により、前記各ＭＯＳＦＥＴをオン・オフすることにより、ヒステリシス特性を得る。電圧特性が異なるＭＯＳＦＥＴを使い分けることにより、前述の課題が解消できた。 （もっと読む）

【課題】パワーダウン時のリーク電流が抑制されるインバータアンプの提供。
【解決手段】入力端子とバイアス供給回路との間にパワーダウン時リーク電流抑制用トランジスタを設ける。 （もっと読む）

【課題】回路技術による対策が困難であるようなノイズが入力された場合に備えて、そのようなノイズの存在を検知する。
【解決手段】信号のレベルが第１レベルと第２レベルとの間で変動する信号について所定時間以上信号値が継続しない短時間信号を検出する短時間信号検出回路であり、前記第２レベルから第１レベルの方向に遷移する信号が入力されたときに起動され、前記第１レベルの信号が第２レベルの方向に遷移を開始するまでの第１レベルの信号の継続期間に計時を続行するタイマ３と、前記第１レベルの信号の継続期間が所定時間未満か否かを判定する判定手段１３と、前記第１レベルの信号の継続期間が所定時間未満のときに、その旨を報知する報知信号を生成する第１生成手段４と、を備える。 （もっと読む）

【課題】誤動作防止能力を有しつつ、休止期間の短い入力パルスの周期と同一の周期を有するパルスを出力する能力を向上することができる比較回路を提供する。
【解決手段】比較回路１０は、入力パルス信号の切り替わりに応じて、充放電電流により容量１０５を交互に充放電する充放電回路１００と、容量１０５の容量電圧（Ｃｓｉｇ）と、第１の閾値電圧（Ｖｔｈ１）、および第１の閾値電圧よりも大きい第２の閾値電圧（Ｖｔｈ２）とをそれぞれ比較することによって、比較結果に応じたパルス信号を生成し、該パルス信号を出力パルス信号のレベルを切り替える信号として出力信号生成回路５５０に出力するコンパレータ回路２００と、上記生成されたパルス信号から、充放電回路１００の充放電電流の電流値を調整する信号を生成して充放電回路１００に出力することにより、充放電電流の電流値を調整する論理処理回路３００とを備える。 （もっと読む）

【課題】無駄な電流を減少させると共に入出力特性のヒステリシス幅の調整範囲を広くすることが可能なシュミットトリガ回路を提供する。
【解決手段】このシュミットトリガ回路１は、入力信号を反転して出力する第１のインバータ２と、第１のインバータ２の出力信号を反転して出力する第２のインバータ３と、入力信号及び第２のインバータ３の出力信号に基づいて、第１のインバータ２の出力ノードと高電位側の電源電位との間及び／又は第１のインバータ２の出力ノードと低電位側の電源電位との間のインピーダンスを調整するインピーダンス調整回路４とを具備する。 （もっと読む）

【課題】トランジスタ特性のバラツキに影響されることなく、発振回路の発振を安定的に検知することが可能な発振検知回路を提供すること。
【解決手段】電源ＶＤＤとグランドＶＳＳとの間に電流源ＩＳ１１，ＩＳ１２が直列に接続される。電流源ＩＳ１１と電流源ＩＳ１２との接続点Ｐ１にはコンデンサＣ１が接続され、この接続点Ｐ１に現れる信号を積分する。電流値の大きな電流源ＩＳ１１と接続点Ｐ１との間にはスイッチＳＷ１が設けられる。シュミットトリガーＳＴ１は、積分された信号を入力して２値信号を出力する。この２値信号は論理積回路ＡＮに入力され、検知信号ＯＳＣＳＴＰが出力される。ここで、発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１が開閉すると、電流Ｉ１１が断続的にコンデンサＣ１に供給される。この結果、接続点Ｐ１の信号レベルが上昇し、検知信号ＯＳＣＳＴＰがハイレベルとなって発振が検知される。 （もっと読む）