【課題】遅延回路の遅延量の最小値よりも短い相間隔を有する多相クロック信号を小さな回路規模で生成する。
【解決手段】縦列接続された遅延回路ＵＤ１〜ＵＤｎからなり、入力クロック信号ＩＧＣＫをｋ周期遅延させるディレイラインと、遅延回路ＵＤ１〜ＵＤｎからそれぞれ出力される出力クロック信号Ｎｏｄｅ１〜Ｎｏｄｅｎに基づいて互いに位相の異なる多相クロック信号ＤＴＣＫ１を生成するルーティング回路１３０とを備える。ｎとｋの最大公約数をＧＣＭ、入力クロック信号ＩＧＣＫの１サイクルをＧＣＫ、多相クロック信号ＤＴＣＫ１の相間隔をＵＩとした場合、相間隔ＵＩの長さは、ＵＩ＝ＧＣＫ×ＧＣＭ／ｎで与えられる。これにより、１個の遅延回路の遅延量の最小値よりも短い相間隔を有する多相クロック信号を小さな回路規模で生成することが可能となる。 （もっと読む）

【課題】占有面積や定常位相誤差の増大、並びに、クロックが安定するまでに長時間を要することなく、スペクトラム拡散クロックを生成してＥＭＩ対策を図る。
【解決手段】基準信号ＣＫ１を受け取って、立ち上がりエッジの傾き、または、立ち下がりエッジの傾き、または、立ち上がりエッジおよび立ち下がりエッジの傾きを、周期的に変化させた第１信号ＣＫ２を生成する第１回路４と、前記第１信号を受け取って、周期的に周波数が変化するクロックを生成する第２回路５と、を有する。 （もっと読む）

【課題】シュミットトリガー回路と同様な機能を有し、シュミットトリガー回路と比較して貫通電流を低減する。
【解決手段】インバータ回路INV1は、前段回路の回路閾値よりも低い第１の回路閾値を有し、前段回路から出力された入力クロックが入力され、入力クロックの論理状態および第１の回路閾値に応じた第１の出力信号を出力する。インバータ回路INV2は、前段回路の回路閾値よりも高い第２の回路閾値を有し、前段回路から出力された入力クロックが入力され、入力クロックの論理状態および第２の回路閾値に応じた第２の出力信号を出力する。スイッチ回路SWは、第１の出力信号および第２の出力信号が入力され、第１の出力信号および第２の出力信号の論理状態が、異なる状態から同じ状態に変化したときに、異なる論理状態に対応した第１の電圧および第２の電圧のいずれか一方を出力クロックとして出力する。 （もっと読む）

【課題】エッジの位相を固定して、信号のデューティ比を変更する。
【解決手段】指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と出力信号との位相差を検出する位相検出器と、位相検出器により検出された位相差をフィルタリングして、発振器に供給するループフィルタと、位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて発振信号のデューティ比を変更して出力信号として出力するとともに位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】動作が安定するとともに、後段に接続されるＣＭＯＳのＬＳＩの安定な動作を実現するデジタル信号入力装置を提供する。
【解決手段】外部から入力された信号を増幅する増幅部と、前記増幅部で増幅された信号を波形整形する波形整形部と、オフセット電圧を保持するコンデンサと、前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備える。 （もっと読む）

【課題】入力信号の立ち上がり時と立ち下がり時で遷移時間差の少ないレベルシフト回路を提供する。
【解決手段】同じ回路構成のVDD 電源系の第１、第２のレベルシフタ11、12と、VEXTQ 電源系のインバータ13と、VDD 電源系のインバータ15を具備し、第１のレベルシフタ11内の２個の入力用NMOSトランジスタTN1 、TN2 のゲート端子には、VEXTQ 電源系の入力信号INとインバータ13の出力信号を入力し、第２のレベルシフタ12内の２個の入力用NMOSトランジスタTN3 、TN4 のゲート端子には、第１のレベルシフタ11の出力ノードA2の信号とインバータ13の出力信号を入力し、第２のレベルシフタ12の出力ノードA4の信号をインバータ15により波形整形して出力信号OUT を得る。 （もっと読む）

本発明は、光電素子の超高速駆動回路において、時間４００ｐｓ以下のエッジを有する電圧矩形波の発生器、ならびに、光電素子の電源端子（１３）に直列に接続するように適合された出力、および、電圧矩形波発生器に接続され、そこで形成される電圧矩形波を受け取る入力を備える制御パルス成形回路（１７）を含み、前記入力端子と前記出力端子の間に、ゼロでない閾値電圧を有する受動整流回路（２２ａ、２２ｂ）からなる第１の分岐（２０）であって、その受動整流回路（２２ａ、２２ｂ）が第１の分岐内において直列をなし、光電素子の前記電源端子（１３）に対して順方向をなす第１の分岐（２０）と、第２の容量性分岐（２１）とが互いに並列につながれていることを特徴とする駆動回路に関する。
（もっと読む）

【課題】デューティ制御バッファの出力信号のパルスが消滅してしまうという問題を回避する回路を提供する。
【解決手段】入力信号ＩＮ１、ＩＮＢ１を受けるデューティ制御バッファ１０と、デューティ制御バッファの出力ＯＵＴ１、ＯＵＴＢ１を受け、デューティの誤差を検出して制御信号ＶＣＮＴ１、ＶＣＮＴＢ１を生成するデューティ制御電圧発生部２０を備える。デューティ制御バッファ１０は、入力信号を差動で受ける第１の差動対と第２の差動対を備えた差動段と、第１の差動対の出力対と第２の差動対の出力対がそれぞれ接続され、前記第１、第２の差動対の出力対と電源との間に接続された負荷素子対と、第１、第２の差動対にそれぞれ駆動電流を供給する電流源段とを備え、第１の差動対のトランジスタ対の電流駆動能力が異なり、第２の差動対のトランジスタ対の電流駆動能力が異なる不平衡差動対よりなる。 （もっと読む）

【課題】本発明は、入力信号のデューティ比や周波数、温度、電源電圧、プロセスによらず、出力信号のデューティ比を補正することが出来るデューティ補正回路、及びデューティ補正方法を提供することを課題とする。
【解決手段】コモンモード比較回路１３からのフィードバック信号により、レベルシフト回路１１はレベルを補正する。またコモンモード比較回路１５からのフィードバック信号により、ＴｒＴｆ制御回路１２は、信号のエッジの角度を補正する。 （もっと読む）

【課題】二値化のコンパレートレベルを調整することなく、データが誤って取り込まれるのを防止すること。
【解決手段】デューティー比検出回路３は、二値化信号ＤＩのデューティー比の基準値からのずれを検出し、遅延回路５は、二値化信号ＤＩを所定の遅延量だけ順次遅延させた遅延信号ＤＬを生成し、セレクタ６は、デューティー比検出回路３にて検出された二値化信号ＤＩのデューティー比のずれに対応した遅延信号ＤＬｎを遅延信号ＤＬから選択し、パルス幅補正回路７は、セレクタ６にて選択された遅延信号ＤＬｎを用いることにより、二値化信号ＤＩのパルス幅を補正する。 （もっと読む）

【課題】海中におけるｘＤＳＬ通信など、海中での高速データ通信の実現に好適な海中通信システムおよび海中通信方法を提供する。
【解決手段】海中通信システムは、海中に投下される海中投下型センサと、海上に位置する計測処理装置と、海中投下型センサと計測処理装置とを接続する海中通信ケーブル６と、海中投下型センサと計測処理装置との間で海中通信ケーブル６を介して信号を送受信する通信処理手段ＴＥとを備えるものとし、上記通信処理手段ＴＥは、海中通信ケーブル６を介して海中投下型センサから計測処理装置へ信号を送信するときに、海中の通信外乱をキャンセルする。 （もっと読む）

【課題】電源電圧のリップルが信号処理回路に及ぼす影響を低減する。
【解決手段】第１信号処理回路１０は、第１信号Ｓ１に所定の信号処理を施し、その特性値に変化を与えて第２信号Ｓ２を出力する。第２信号処理回路１２は、第２信号Ｓ２に所定の信号処理を施し、その特性値に変化を与えて第３信号Ｓ３を出力する。第１、第２スイッチング電源２０、２２はそれぞれ、第１、第２信号処理回路１０、１２に対し電源電圧Ｖｄｄ１、Ｖｄｄ２を供給する。第１信号処理回路１０が第１信号Ｓ１の特性値に与える変化量と、第２信号処理回路１２が第２信号Ｓ２の特性値に与える変化量はそれぞれ、電源電圧Ｖｄｄ１、Ｖｄｄ２に対する依存性を有する。第１、第２スイッチング電源２０、２２の位相はそれぞれ、第１信号Ｓ１の特性値の変化量とその目標値との誤差と、第２信号Ｓ２の特性値の変化量とその目標値との誤差がキャンセルするように設定される。 （もっと読む）

【課題】入力信号に含まれるジッタを増幅するジッタ増幅回路１５０。
【解決手段】入力信号に含まれるジッタを増幅するジッタ増幅回路であって、入力信号を受け取り、入力信号の波形を歪ませることにより、入力信号の高調波成分を生じさせる歪回路と、歪回路が出力する歪信号を、ジッタを増幅すべき増幅率に応じた次数の高調波成分以外の成分を除去して通過させるフィルタとを備えるジッタ増幅回路。 （もっと読む）

【課題】波形整形回路の周波数特性の測定を可能にする。
【解決手段】波形整形回路１１は、入力差動信号ＩＮＮ，ＩＮＰを波形整形する。出力切換回路１２は、通常モードのときには、波形整形回路１１からの整形差動信号ＳＰ，ＳＮを２値化して出力する。一方、出力切換回路１２は、テストモードのときには、波形整形回路１１からの整形差動信号ＳＮ，ＳＰを正弦波信号として出力する。 （もっと読む）

【課題】ＲＦ電力増幅器と関連する高パルス繰返し数の制限を解決する高電圧、高速、および高繰返し数パルス発生器（３０）を提供する。
【解決手段】パルス発生器（３０）は共振技術を利用して、短絡および開回路の双方の負荷状態中に、パルス発生器（３０）の機能障害なしに、パルス発生器（３０）の継続的な高電圧、高速、および高繰返しパルス数動作を可能にする電流制限特徴をもたらす。本発明の好適な実施例において、パルス発生器（３０）は、ＤＣ電圧を高周波ＡＣ電圧に変換するように構成されているインバータ（４０）と、前記ＡＣ電圧に応答して、ＡＣ電流源として動作するように構成されているコンバータ（５０）と、前記ＡＣ電流源によって発生するＡＣ入力電流に応答して、高電圧、高速、高繰返し数電圧パルスを発生させるように構成されているパルス整形部分（６０）とを備える。 （もっと読む）

【課題】 装置に依存することなく良好なノイズ特性と損失特性を実現することができるスイッチング回路を提供すること。
【解決手段】 フィードバック回路部４１を備える規範電圧波形追従駆動部４によりスイッチング素子を駆動して負荷を作動させるスイッチング回路１において、フィードバック回路部４１を備える規範電圧波形追従駆動部４へ入力する信号波形を、予めノイズ特性と損失特性を設定した波形にして出力する規範電圧波形生成部３を備えた。 （もっと読む）

【課題】高速応答性に優れたレファレンス電圧回路を用いて、種々の信号振幅を持つ入力信号を一定の振幅まで増幅できる電圧増幅器を提供する。
【解決手段】レファレンス電圧発生回路７において、第１の期間ではスイッチＳＷ１のみをＯＦＦにして、入力信号Ｉｎの最大ピーク値Vmaxが第１の容量１のノードＡに保持される。次の第２の期間では、スイッチＳＷ２、ＳＷ３も開放されて、前記最大ピーク値Vmaxと最小ピーク値Vminとの差電圧が容量列４のノードＣに保持される。この時、第１の容量１の保持電圧に容量列４の第２の容量２の保持電圧が加算されて、ノードＢの電圧がレファレンス電圧Ｖｒｅｆとして出力される。差動増幅回路６の一方の入力端子には入力信号Ｉｎが与えられ、他方の入力端子には前記レファレンス電圧Ｖｒｅｆが与えられる。前記ノードＡ、Ｃの保持電圧が安定した時点でレファレンス電圧Ｖｒｅｆが発生する。 （もっと読む）

【課題】波形整形特性の低下を抑制しつつ、立ち上り特性を向上させることができる波形整形回路を提供すること。
【解決手段】入力信号Ｖinを基準信号Ｖrefに基づいて二値波形に整形した出力信号Ｖoutを生成する波形整形回路１において、基準信号Ｖrefを生成する基準信号生成器２と、入力信号Ｖinと基準信号Ｖrefとの比較結果に応じて出力信号Ｖoutを生成する比較器COMP1とを備え、基準信号生成器２は、入力信号Ｖinにおけるピークホールド値（Ｖp）とボトムホールド値（Ｖb）の中間電圧Ｖcを基準信号Ｖrefとして比較器COMP1に出力した後、入力信号Ｖinを積分した電圧を基準信号Ｖrefとして比較器COMP1に出力する。 （もっと読む）

【課題】設計が容易でグリッチノイズを発生させることなくクロック信号の立ち上がりと立ち下がりの両エッジを用いて入力信号をラッチする。
【解決手段】排他的論理和回路ＸＯＲ３の入力端には、排他的論理和回路ＸＯＲ１の出力信号とフリップフロップＸＤＦ１の出力信号とが入力され、フリップフロップＤＦ１の入力端子Ｄには、排他的論理和回路ＸＯＲ２の出力信号が入力されてクロック信号ＣＬＫの立ち上がりタイミングで入力データＤが出力されて保持され、また、フリップフロップＸＤＦ１の入力端子Ｄには、排他的論理和回路ＸＯＲ３の出力信号が入力されてクロック信号ＣＬＫの立ち下がりタイミングで入力データＤが出力されて保持され、排他的論理和回路ＸＯＲ４の入力にはフリップフロップＤＦ１の出力信号とフリップフロップＸＤＦ１の出力信号が入力され、排他的論理和回路ＸＯＲ４の出力が最終出力結果ＯＵＴとして出力される。 （もっと読む）

【課題】受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供すること。
【解決手段】第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１の処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１の処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２の処理信号Ｓ２を生成する。そして、２値化回路２６は、第２の処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。 （もっと読む）