【課題】動作速度の低下を抑えつつ、ハイレベル及びローレベルの判定精度を高めることができる二値化回路を提供する。
【解決手段】二値化回路２０は、ダイオード３１及びコンデンサ３２を有するピークホールド回路部３０と、ダイオード４１及びコンデンサ４２を有するボトムホールド回路部４０と、コンデンサ３２とダイオード３１との間のノードＮ１の電圧、及びコンデンサ４２とダイオード４１との間のノードＮ２の電圧の平均電圧ＶＡと入力信号Ｖｉｎの電圧とを比較して入力信号Ｖｉｎを二値化する比較回路部７０と、上記平均電圧ＶＡに比例する電圧を出力する基準電圧生成回路部６０とを備える。ボトムホールド回路部４０は、基準電圧生成回路部６０から出力された電圧を基準電位ＶＳとして用いる。 （もっと読む）

【課題】広い動作電圧範囲で精度よく動作するホールド回路の提供。
【解決手段】入力信号端子と、出力電圧出力端子と、非反転入力端子に入力信号端子が接続された増幅器と、入力端子に増幅器出力端子が接続された反転増幅器と、一端に増幅器反転入力端子が接続され他端に基準電位が接続されたキャパシタと、入力端子にキャパシタの一端が接続されたバッファ回路と、ゲートに増幅器出力端子が接続されソースにバッファ回路出力端子が接続されバルクに電圧源が接続された第１トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに電圧源が接続されドレインに第１トランジスタドレイン端子が接続された第２トランジスタと、ゲートに反転増幅器出力端子が接続されソースおよびバルクに第１トランジスタドレイン端子と第２トランジスタドレインとが接続されドレインにキャパシタの一端が接続された第３トランジスタと、を有するホールド回路。 （もっと読む）

【課題】安価な構成で適切なタイミングにリセット信号を出力させる。
【解決手段】Ａ／Ｄ変換回路３からデジタル信号として入力されるホールドコンデンサＣのホールド電圧の電圧レベルの増加を検出したときに、増加前後の電圧レベルの差をコンパレータ５ａによって求める。そして、求めた差が所定のしきい値以下である場合は、リセット信号を出力する。よって、入力信号Ｖｉｎの入力に伴うホールドコンデンサＣのホールド電圧の増加量が、ホールド電圧の飽和判断に適した所定のしきい値以下になった時点で、初めてホールドコンデンサＣをリセットしてホールド電圧を放電させる。これにより、ホールドコンデンサＣの１回目のチャージ時点におけるホールド電圧に比べてはるかに、入力信号Ｖｉｎの反転信号の電圧レベルのピーク値に近い値にホールド電圧が達するまで、ホールドコンデンサＣをチャージさせた時点で、リセット信号を確実に出力することができる。 （もっと読む）

【課題】ピークホールド回路及びボトムホールド回路の検出精度を高め、高温動作における当該回路の検出精度の劣化を抑制すること。
【解決手段】各ゲートに入力端子１と出力端子２が接続される第１の差動入力回路７と、第１のカレントミラー回路１０を備える第１の差動増幅回路１２と、第１のカレントミラー回路１０に流れる電流Ｉ１に比例する充電電流Ｉ２を生成する第５のトランジスタ１３と、ゲートが第１の差動増幅回路１２の出力ノード１６に接続され、ソースとドレインがそれぞれ第５のトランジスタ１３のドレインとキャパシタ１７に接続される第６のトランジスタ１４と、充電電流Ｉ２を充電するキャパシタ１７を備え、出力電圧ＶＯＵＴが入力信号ＶＩＮのピーク値に近づくに従って充電電流Ｉ２を減少させることで、ピークホールド回路の過剰の行き過ぎを抑制し、検出精度を高めた。 （もっと読む）

【課題】デジタル制御発振器の出力と参照信号とが非同期であっても、安定したＰＬＬ動作を確立できる局部発振器を提供することを目的とする。
【解決手段】デジタル制御発振器の発振信号と前記参照信号との位相差を発振器分数位相として出力し、また、前記発振信号の位相が、前記参照信号の位相に対して、前記発振信号の半周期よりも位相が遅れている場合に「−１」、遅れていない場合に「＋１」の補整情報を出力する時間デジタル変換器と、｜前記補整情報−予測位相情報｜＞｜前記補整情報＋前記第１位相情報−前記予測位相情報｜の場合に、前記第１位相情報に前記補整情報を加算したものを第２位相情報として出力し、｜補整情報−発振器予測位相｜＞｜補整情報＋第１位相情報−発振器予測位相｜でない場合に、前記第１位相情報を第２位相情報として出力する補正部と、を備えている。 （もっと読む）

【課題】ピークホールド回路の構成を簡素化する。
【解決手段】ピークホールド回路１０は、複数の入力信号（IN1，IN2，Vref）のうち最大レベルの入力信号に応じた大きさの出力信号Voutを出力する最大レベル検出手段２０と、第１電極d1と、固定電位が供給される第２電極d2とを有する容量素子C1と、を備え、最大レベル検出手段２０は、複数の入力信号（IN1，IN2，Vref）のうち最大レベルの入力信号のレベルに応じた電位を生成する電位生成部５０と、オープンドレイン形式のトランジスタであって、電位生成部５０で生成された電位がゲートに供給され、電源電位VDDがソースに供給され、容量素子C1の第１電極d1にドレインが接続される出力トランジスタToと、を具備する。 （もっと読む）

【課題】増幅回路の動作に必要な電流値を増加させることなく、ヒステリシスを用いて耐ノイズ特性を向上させることができる信号レベル検出回路を提供すること。
【解決手段】増幅回路６ａの電圧利得は、増幅回路６ｂの電圧利得より大きく、切替装置６ｃは、ピークホールド回路７ａに増幅回路６ａの出力信号が入力している場合に比較回路９からアラーム信号を受信すると、ピークホールド回路７ａに出力する信号を増幅回路６ａの出力信号から増幅回路６ｂの出力信号に切り替え、ピークホールド回路７ａに増幅回路６ｂの出力信号が入力している場合に比較回路９からアラーム信号を受信すると、ピークホールド回路７ａに出力する信号を増幅回路６ｂの出力信号から増幅回路６ａの出力信号に切り替える。 （もっと読む）

【課題】プラズマを発生させるようなＱ値の高い負荷が接続され、パルス幅変調において高周波信号が出力される場合、信号レベルの減衰が遅くとも、サンプルホールド信号を発生させ、高周波信号の信号レベルをホールドするパルスディテクタを提供する。
【解決手段】本発明は、高周波信号の電圧の包絡波形の電圧レベル信号を出力する電圧レベル検出部と、電流の包絡波形の電流レベル信号を出力する電流レベル検出部と、電圧と電流の位相差を求める位相差検出部と、包絡波形が一端途切れ、その後出力される包絡波形の立上りを、包絡波形の信号レベルと設定された閾値とを比較して検出し、立上り信号を出力する入力検出部と、立上り信号の入力後にサンプルホールド信号を出力する制御部と、電圧レベル信号、電流レベル信号及び位相差信号の信号レベルをホールドするサンプルホールド回路を有し、閾値は、直前の包絡波形の信号レベルの設定された割合の数値である。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。 （もっと読む）

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２とリセット端子２４と第１出力端子２６と第２出力端子２８と判定クロック端子２７とピークホールド回路３０とボトムホールド回路４０と出力信号生成回路１２０と補償信号生成回路１３０を備えている。出力信号生成回路１２０は、入力端子２０に入力される入力信号が短周期で変化する稼動期間に、ピークホールド値減少信号をピークホールド回路３０に出力し、ボトムホールド値増加信号をボトムホールド回路４０に出力する。補償信号生成回路１３０は、入力信号が短周期で変化しない停止期間に、補償信号をピークホールド回路３０とボトムホールド回路４０に出力する。これによって、入力信号の状態に関わらず入力信号を適切に２値化することができる。 （もっと読む）

【課題】 低消費電力化が可能なホールド回路を提供する。
【解決方法】 ピークホールド回路２では、信号保持用のコンデンサ１０の一方の電極と入力端子２０の間に、スイッチ回路４が形成されている。スイッチ回路４は絶縁ゲート型トランジスタ５を備えており、ゲート電極５ｃが切換回路１５に接続されている。絶縁ゲート型トランジスタ５は切換回路１５によって制御され、出力電圧Voutのピーク電圧を保持する際に絶縁ゲート型トランジスタ５を遮断する。コンデンサ１０に蓄えられた電荷が変動することなく、出力電圧Voutのピーク電圧が保持される。また、切換回路１５はリセット端子１９に接続されており、出力電圧Voutをリセットする際に、絶縁ゲート型トランジスタ５を遮断する。入力端子２０からＧＮＤへと貫通電流が流れることがない。消費電力が抑制される。 （もっと読む）

【課題】ＲＳＳＩを使用したＡＳＫ信号の復調時においても、２値化の閾値と比較される入力信号の振幅を一定に保つ。
【解決手段】ＲＳＳＩ検波器１７にて復調されたＡＳＫ信号はピークホールド回路２３に入力され、ピークホールド回路２３は、充放電部２４に入力される入力信号のピーク値を検出し、クリップ回路２２は、充放電部２４に入力される入力信号のピーク値から一定値以下のレベルをクリップし、充放電部２４は、クリップ回路２２にてクリップされた信号を用いてコンデンサＣ２を急速充放電することで、コンパレータ２７の閾値として用いられる基準電圧Ｖｒｅｆを発生させる。 （もっと読む）

【課題】ピークホールド回路を提供する。
【解決手段】入力端子１０２は、ＣＭＯＳインバータ１０３の入力端子に接続されている。ＣＭＯＳインバータ１０３の出力端子は、ＮＭＯＳ１０７のゲートに接続されている。ＮＭＯＳ１０７のソースは接地され、ドレインは抵抗１０６の一端、コンデンサ１０８の一端、ＣＭＯＳインバータ１０５の入力端子、および出力端子１０９に接続されている。抵抗１０６の他端は、図示されていない駆動電源に接続されている。コンデンサ１０８の他端は、接地されている。ＮＭＯＳ１０７は、電圧Ｖinと電圧Ｖoutに依存してオン、オフが制御される。本発明はピークホールド回路に適用できる。 （もっと読む）

【課題】 ゲインリダクションメータとゲインメータに同じ構成のメータ駆動回路を使用しても、ゲインリダクションメータにおいて圧縮率の極小値を明確に認識できること。
【解決手段】 メータ駆動回路４０は、入力されたエンベロープ信号を反転してエンベロープフォロワ部４０ｂに入力することのできる第１の選択部ＳＷａと、エンベロープフォロワ部４０ｂの出力を反転してゲインリダクションメータに供給することのできる第２の選択部ＳＷｂを備えている。 （もっと読む）

【課題】良好な同相雑音耐性が得られ、入力信号に対する高速応答が可能なリミッタアンプ回路を提供する。
【解決手段】リミッタアンプ回路は、正相入力信号ＶＩＰと逆相入力信号ＶＩＮとからなる差動形式の入力信号を増幅する差動増幅器２と、正相入力信号ＶＩＰの最大値と逆相入力信号ＶＩＮの最大値との電圧差に応じた電流を、差動増幅器２の入力段に設けられた差動回路の１対の負荷抵抗２４，２５から引き抜くオフセット補償回路（ＡＯＣ回路３）とを有する。 （もっと読む）

【課題】センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することが可能である位相調整回路および位相調整方法を提供すること。
【解決手段】三角波変換回路２Ｇは、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する。三角波振幅制御回路３Ｇは、三角波ＶＣの振幅値と振幅基準値ＶＰＡＪとの比較を行い、両者の差分に応じた調整信号ＡＳを三角波変換回路２Ｇに対して出力する。三角波変換回路２Ｇは、調整信号ＡＳに応じて三角波ＶＣの傾きを変化させることにより、三角波ＶＣの振幅値を調整する。これによりフィードバックループが構成され、三角波ＶＣの振幅値が振幅基準値ＶＰＡＪに応じた一定値に維持される。位相シフト回路４は、元のパルス列信号ＶＰＳＩＮに対して位相がシフトされたパルス列信号である移相パルス列信号ＶＰＳＯＵＴを出力する。 （もっと読む）

【課題】入力信号を二値化するための二値化回路及び二値化方法に関し、ノイズに対して適切な二値化が行なえる二値化回路及び二値化方法を提供することを目的とする。
【解決手段】本発明は、入力信号を二値化する二値化回路であって、入力信号を微分し、全波整流した波形に整形する波形整形回路（１１１、１１２）と、波形整形回路（１１１、１１２）で整形された信号の最大値をホールドするホールド回路（１１３）と、ホールド回路（１１３）にホールドされた最大値に応じて閾値を生成する閾値生成回路（１１４）と、波形整形回路（１１１、１１２）で整形された信号と閾値生成回路（１１４）で生成された閾値とを比較する比較回路（１１５）と、比較回路（１１５）の比較結果に応じて入力信号を二値化した信号を生成する出力回路（１１６）とを有することを特徴とする。 （もっと読む）

【課題】 入力信号を二値波形に整形して出力する波形整形回路において、入力信号の中間電圧等を基準として上下対称にスレッショルド値を調節することができる波形整形回路を提供すること。
【解決手段】 前記入力信号と閾値との比較結果に応じて第１の電圧又は第２の電圧を出力する比較器と、前記閾値を生成する閾値生成部と、を備え、前記閾値生成部は、基準電圧を生成する基準電圧生成部を有し、前記比較器の出力が第１の電圧のときには前記閾値を基準電圧に対して所定値高い電圧に切り換え、前記比較器の出力が第２の電圧のときには前記閾値を前記基準電圧に対して前記所定値低い電圧に切り換える。 （もっと読む）

位相検出システム(100)が、入力端子(101)、第１及び第２ピーク検出器(103,113)、平均化ユニット(107)、オフセットユニット(122)、及び比較器(126)を具えている。入力端子(101)は第１及び第２ピーク検出器(103,113)に結合され、入力信号を位相検出システム(100)に供給する。平均化ユニット(107)は、オフセットユニット(122)と、第１ピーク検出器及び第２ピーク検出器(103,113)の両方との間に結合され、中間信号を発生する。オフセットユニット(122)は入力端子(101)に結合され、信号強度の所定オフセット値を入力信号または中間信号に加えることによって２つの比較可能な信号を発生する。比較器(126)はオフセットユニット(122)に結合され、これら２つの比較可能な信号を比較することによって、入力信号の位相を示す出力信号を発生する。
（もっと読む）

【課題】入力信号を適切にスライス可能なデータスライサを実現する。
【解決手段】現在の入力電圧信号の最大値と最小値とだけではなく、入力電圧信号に含まれるヘッダパターンにおける平均電圧と、ヘッダパターン検出完了時のピーク電圧・ボトム電圧とにも基づいて、スライスレベルを算出する。具体的には、スライスレベルをＳ１５、ヘッダパターンの平均電圧をＳ６、ヘッダパターン検出完了時のピーク電圧をＳ７、ヘッダパターン検出完了時のボトム電圧をＳ８、最大電圧検出・保持部に保持された最大電圧をＳ１０、最小電圧検出・保持部に保持された最小電圧をＳ１１として、スライスレベルの電圧値を、Ｓ１５＝Ｓ６＋（Ｓ１０＋Ｓ１１）／２−（Ｓ７＋Ｓ８）／２と算出する。 （もっと読む）