説明

Fターム[5J055AX27]の内容

電子的スイッチ (55,123) | 目的、効果 (5,153) | 誤動作防止 (777) | ノイズ対策 (690) | スイッチングノイズ対策 (555) | 貫通電流の対策 (114)

Fターム[5J055AX27]に分類される特許

1 - 20 / 114


【課題】内部電源と入出力セル電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置及びそれを用いた電子機器を提供する。
【解決手段】内部回路用駆動電源に基づいて生成される第1の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第2の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備える。 (もっと読む)


【課題】スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路を提供する。
【解決手段】ローサイドゲート駆動回路2から正極性の電圧が出力されるとハイサイドゲート駆動回路1は0Vを維持または負極性の電圧を出力し、ローサイドゲート駆動回路2からの出力が0Vまたは負極性の電圧を出力する時はハイサイドゲート駆動回路1から正極性の電圧が出力されるように制御を行なう。ハイサイドスイッチング素子5のゲート・ソース間にNchノーマリーオン型補助スイッチング素子13のドレイン・ソースを接続し、トランス15の1次側をゲート駆動回路1の出力に接続し、2次側をNchノーマリーオン型スイッチング素子13のゲート・ソース間に接続し、ローサイドスイッチング素子6側もトランス及びNchノーマリーオン型スイッチング素子をハイサイドと同様に接続して電力変換回路を構成する。 (もっと読む)


【課題】互いにオンオフ状態が反転するように制御すべき2つのスイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供する。
【解決手段】互いにオンオフ状態が反転するように制御する第1及び第2のスイッチング素子を備えるスイッチ制御装置であって、前記第1及び第2のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える。 (もっと読む)


【課題】ターンオフスイッチング時に発生するノイズとスイッチング損失のトレードオフ特性を改善する。
【解決手段】半導体素子をターンオフさせるとき、半導体素子のコレクタ・エミッタ間電圧がコレクタ・エミッタ間に印加された直流電圧に達するまでは、前記コレクタ・エミッタ間電圧の変化率を大きくし、半導体素子のコレクタ・エミッタ間電圧が直流電圧に達した後は、前記コレクタ・エミッタ間電圧の変化率を小さくする。 (もっと読む)


【課題】電力変換回路において、ノーマリオン型トランジスタを利用したスイッチング素子への貫通電流を抑制する。
【解決手段】ハイサイドトランジスタ21とローサイドトランジスタ22の少なくとも一方は、ノーマリオン型トランジスタである。2つのゲート駆動回路11、12の少なくとも一方は、正電源から供給される第1電源電圧VDDと、負電圧源30から供給され接地電圧GNDよりも低い第2電源電圧VNEGとに応じた駆動電圧GH、GLを、ノーマリオン型のトランジスタのゲートに出力する。制御回路40は、第2電源電圧VNEGが参照電圧Vrefよりも高い場合、ハイサイドトランジスタ21に流れるドレイン電流を遮断する。 (もっと読む)


【課題】電力変換回路において、ノーマリオン型トランジスタを利用したスイッチング素子への貫通電流を抑制する。
【解決手段】本発明による電力変換回路は、相互に直列接続されハーフブリッジ回路を構成するハイサイドトランジスタ11及びローサイドトランジスタ12と、ハイサイドトランジスタ11及びローサイドトランジスタ12のゲートを相補に駆動する2つの駆動回路21、22とを具備する。ハイサイドトランジスタ11はノーマリオフ型トランジスタであり、ローサイドトランジスタ12は、ノーマリオン型トランジスタである。 (もっと読む)


【課題】P型電界効果トランジスタとN型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路11は、PchFET12と、NchFET13と、駆動信号が入力される入力側とPchFET12のゲート(G)およびNchFET13との間に設けられ、電源電位VCCに接続されているツェナーダイオード14およびツェナーダイオード15とを備え、ツェナーダイオード14および15は、PchFET12およびNchFET13のゲート(G)に印加される電圧を、PchFET12およびNchFET13のゲート(G)の閾値電圧側にシフトさせるように構成されている。 (もっと読む)


【課題】低振幅の入力信号を高速に高振幅信号に変換するレベルシフト回路を提供する。
【解決手段】第1及び第2の出力端子の一方を第1電圧レベルに設定する第1のレベルシフト回路10と、第2の電圧端子と、前記第1及び第2の出力端子との間に接続され、前記第1及び第2の出力端子の他方を第2電圧レベルに設定する第2のレベルシフト回路20と、第1の制御信号に基づき、第1及び第2の入力信号が第1及び第2の入力端子に入力される時点で前記第2電圧レベルとされる一つの出力端子について、前記一つの出力端子と第2の給電端子間の電流経路を、前記第1及び第2の入力信号が前記第1及び第2の入力端子に入力される時点を含む所定期間、切断し、前記所定期間の後、前記一つの出力端子と前記第2の給電端子間の電流経路の切断を解除する制御を行う手段を備え、前記第1及び第2の出力端子の出力振幅は、前記第1及び第2の入力信号の振幅よりも大きい。 (もっと読む)


【課題】貫通電流を少なくできる半導体装置を提供する。
【解決手段】データを出力する出力部を各々備えた複数の半導体チップと、出力部の各々と接続された配線と、配線を介して複数の半導体チップの各々からデータを受け付ける受付部と、を含み、出力部が順番に駆動する半導体装置にて、出力部の各々は、オン状態時の抵抗値を変更可能であり、自己の駆動開始時から自己の次に駆動を開始する出力部の駆動開始時の前のタイミングまでの第1期間の間は、オン状態時の抵抗値を第1抵抗値にしてデータを配線に出力し、第1期間が経過した時点から自己の駆動終了時までの第2期間の間は、オン状態時の抵抗値を第1抵抗値よりも大きい第2抵抗値にしてデータを配線に出力する。 (もっと読む)


【課題】絶縁ゲート型半導体素子を駆動する半導体集積回路内において、貫通電流の発生を抑制することが可能な技術を提供することを目的とする。
【解決手段】半導体集積回路は、制御信号Vinを遅延させて得られる遅延信号を、PMOS1及びNMOS2のゲート端子に出力する遅延回路19を備える。NMOS4が、第2出力信号の変化に応じてオンからオフに切り替えられるタイミング(t2)は、PMOS1が、遅延信号の変化に応じてオフからオンに切り替えられるタイミング(t2)よりも遅くなく、かつ、PMOS3が、第1出力信号の変化に応じてオンからオフに切り替えられるタイミング(t7)は、NMOS2が、遅延信号の変化に応じてオフからオンに切り替えられるタイミング(t7)よりも遅くない。 (もっと読む)


【課題】スイッチング回路のデッドタイム制御における電力効率を向上させる。
【解決手段】スイッチング制御部2は、パルス信号Aがロウレベルの時に、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち上がったのを検出してから、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち上がるように、スイッチング部Wを制御し、パルス信号Aがハイレベルの時に、Nチャンネル電界効果トランジスタM4のドレイン電位G2が立ち下がったのを検出してから、Pチャンネル電界効果トランジスタM3のドレイン電位G1が立ち下がるように、スイッチング部Wを制御する。 (もっと読む)


【課題】 スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路構成で実現する。
【解決手段】 トランス15の1次側をローサイドゲート駆動回路2の出力端子に接続し、トランス15の2次側をハイサイドスイッチング素子5のゲート入力側に接続する。ローサイド駆動回路2から正極性のゲート駆動電圧が出力されるとハイサイドスイッチング素子5のゲート‐ソース間には負極性の電圧が印加されてゲート電圧は閾値以下に抑えられるため、ローサイドスイッチング素子がターンオンする際にハイサイドスイッチング素子はオフ状態を維持する。 (もっと読む)


【課題】電源回路を備える装置の低消費電力化と、電源回路が発生させる出力電圧の安定化とを両立させる。
【解決手段】負荷へ供給するための出力電圧を入力電圧に基づいて発生させる一対のMOSトランジスタで構成された電圧発生部と、入力電圧および出力電圧の電圧値を検出する検出部と、検出された電圧値に応じて電圧発生部の駆動を制御する駆動部とを有する電源回路において、負荷の動作状態に応じて駆動部を制御することにより、一対のMOSトランジスタの不感帯の幅を変化させる制御部を有する。 (もっと読む)


【課題】駆動回路やトランジスタにおいてばらつきがあっても、PWM駆動信号の駆動デューティ成分が小さい場合にも、上側トランジスタと下側トランジスタのシュート・スルー(貫通状態)を防止する。
【解決手段】入力端子の第2レベルまたは第1レベル信号に応じてスイッチングデバイスの制御端子に駆動電流をシンク出力するシンク回路と、スイッチングデバイスのオフ期間中に制御端子を経て容量性の電流をシンクする電流シンクトランジスタと、入力端子の信号に応じてソース回路の入力駆動信号と、シンク回路あるいは前記シンクトランジスタへの入力駆動信号とを生成するI/F回路と、シンク回路または前記シンクトランジスタへの入力駆動信号をシンク回路かあるいはシンクトランジスタのどちらに入力駆動信号として出力するかを選択するセレクタと、この選択動作を制御するセレクタへの選択信号を受ける入力端子とを備える。 (もっと読む)


【課題】高い電源電圧を元に、低い電圧を発生させることで、低い電圧を用いる内部回路と高い電圧を用いる外部回路とのインターフェイスを行う場合、外部回路を動作させた状態で内部回路の動作を休止させる場合がある。この場合、低い電圧の発生を止めたことをインターフェイスを行う回路に伝達する回路(POC回路)が必要となるが、従来の回路では、低い電圧を発生させる状態で貫通電流が流れる回路を用いる必要があり、消費電流が増加してしまうという課題がある。
【解決手段】低い電圧の発生を停止する信号により、レギュレーター107の動作を止め、VOUTが十分下がった状態でインターフェイスを行う回路へ供給停止信号をレベルシフト回路121に伝達する。そのため、レベルシフト回路121での貫通電流の発生を抑えられる。さらに、供給停止信号を提供するPOC回路41内での定常状態での貫通電流を防止できる。 (もっと読む)


【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】5Tr2Cで構成されるインバータ回路において、容量素子C1がトランジスタTr5のソースに接続されるとともに、トランジスタTr4を介してトランジスタTr2のソースに接続されている。これにより、入力端子INに立下り電圧が入力され、トランジスタTr1,Tr3がオフしたときに、Vdd2が充電された容量素子C1によって、トランジスタTr2のゲートがVSS+Vth2以上の電圧にチャージされ、トランジスタTr2がオンする。 (もっと読む)


【課題】 低消費電流化と高速動作化のトレードオフを克服し、貫通電流防止と駆動効率向上を可能にする誘導素子駆動回路を提供する。
【解決手段】 PWM信号を入力する入力端子11と、ソースが第1の電源端子に接続されたPMOS高耐圧トランジスタM0と、ソースがGNDに接続され、ドレインがトランジスタM0のドレインに接続されたNMOS高耐圧トランジスタM1と、トランジスタM0のドレイン及びトランジスタM1のドレインの接続点に設けられ、誘導素子L1を駆動する信号を出力する出力端子12と、出力端子12の電位変化を検出してトランジスタM0をオフした後にトランジスタM1をオンする電圧検出回路9とを備える。この電圧検出回路9は、出力端子12の端子電圧VLXがLowになったことを検知し、Highを出力してトランジスタM1をオンするので、貫通電流を防止する。 (もっと読む)


【課題】回路規模を大きくせずに複数のスイッチを貫通電流が流れないように確実に導通非導通のタイミングを制御するスイッチタイミング制御回路を提供する。
【解決手段】複数のデータフリップフロップが縦続接続され、縦続接続されたデータフリップフロップには共通のクロック信号が接続され、それぞれ前段のデータ出力信号が後段のデータ入力信号として接続され、初段のデータ入力信号には、最終段のデータ出力信号の論理が反転されて接続された分周回路と、複数のデータフリップフロップのうちそれぞれ複数の異なるデータフリップフロップの出力信号が入力端子に接続された複数の組み合わせ論理回路と、複数の組み合わせ論理回路の出力信号によりそれぞれ導通、非導通が制御される複数のスイッチと、を備える。 (もっと読む)


【課題】外乱等の影響を受けた場合でも、スイッチング電源のデッドタイムの最適値を誤認する可能性を低減し、これによって電力損失を低減することが可能な負荷駆動装置を提供する
【解決手段】負荷駆動装置1は、直流電圧源Vccに直列に接続された2つのスイッチング素子Q1,Q2を有するスイッチング電源回路2と、スイッチング素子Q1,Q2をオン/オフさせる駆動信号を供給するスイッチ制御回路3と、2つのスイッチング素子Q1、Q2の両方がオフとなるデッドタイムを設定するデッドタイム設定回路6とを備えており、デッドタイム設定回路6は、デッドタイムの最適値となり得る候補値を探索する最適値探索部9と、最適値探索部9から候補値を受け取って、候補値を最適値とするか否かを確率に基づいて決定する確率演算部10とを備えている。 (もっと読む)


【課題】半導体スイッチング素子の実動作に応じて貫通電流を防止することで動作信頼性を向上する。
【解決手段】下アーム側のIGBT(BTU2)に流れる通電電流を測定するときに、トランジスタQ2がIGBT(BTU2)の通電電流を直列抵抗R1およびR2の印加電圧によってセンシングする。そしてトランジスタQ3がトランジスタQ2の出力信号をレベルシフトする。そして、トランジスタQ4がトランジスタQ3のエミッタ電圧に応じてIGBT(BTU1)を強制的にオフ制御する。 (もっと読む)


1 - 20 / 114