【課題】スイッチ回路の誤動作の発生を防止する。
【解決手段】一つの実施形態によれば、シリアル・パラレル変換回路は、第一の高電位側電源が供給され、シリアルデータ信号が入力され、パラレルデータ信号を生成する。電源回路は、第二の高電位側電源が供給され、第二の高電位側電源に基づいて第一の正電圧、第二の正電圧、及び負電圧を生成する。ドライブ回路は、第一の正電圧が電源として供給され、パラレルデータ信号が入力されるインバータと、第二の正電圧及び負電圧が電源として供給され、パラレルデータ信号及びインバータの出力信号が入力される差動型レベルシフタを含むレベルシフト回路が設けられ、第二の正電圧をハイレベルの信号としてスイッチ回路に出力し、負電圧をローレベルの信号としてスイッチ回路に出力する。 （もっと読む）

【課題】回路面積を低減させることのできる電圧生成回路を提供する。
【解決手段】一の実施の形態に係る電圧生成回路は、第１の電圧値の第１電圧を発生させる第１の昇圧回路と、第２の電圧値の第２電圧を発生させる複数の第２の昇圧回路を含む第２昇圧回路群とを有する。複数の第２の昇圧回路は、第１の状態から第２の状態に移行する際に互いに直列に接続され第１昇圧回路とともに第１電圧を発生可能に構成されている。 （もっと読む）

【課題】 広帯域無線通信を行う送信機に用いられ、電源変換効率を向上させると共に、電圧レベル切替の遷移時間の影響を低減し、出力信号の歪特性を改善することができる電源回路を提供する。
【解決手段】 入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、制御信号によりプッシュプル増幅部に提供する電源電圧の電圧レベルを可変とする可変電源部と、入力信号に基づいて電源電圧の電圧レベルを制御する制御信号を出力するスイッチ制御部８３′と、入力信号を特定の時間遅延させるタイミング制御部１２１を備え、スイッチ制御部８３′が、制御信号の立ち上げの場合に、タイミング制御部１２１での遅延時間に対して電圧レベル切り替えの遷移時間に応じた早いタイミングで制御信号を立ち上げ、立ち下げの場合には遅延時間のタイミングで立ち下げる電源回路としている。 （もっと読む）

【課題】高速スイッチング性能を低下させることなく、パワー半導体素子のサージ耐量向上と過電圧保護を図る。
【解決手段】ドレイン端子１ｂから所定距離離間した位置にゲート制御端子５を備え、サージ発生時にドレイン端子１ｂとゲート制御端子５との間に放電が起こるようにする。この放電現象に伴ってゲート制御端子５にサージ電圧が印加されることで、パワー半導体素子１のゲートを充電し、パワー半導体素子１をオンさせることでサージエネルギーを吸収する。これにより、ドレイン端子１ｂに印加されるサージ電圧を抑制することが可能となり、パワー半導体素子１が破壊に至ることを抑制することが可能となる。 （もっと読む）

【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】負荷、電源などの動作条件が変化しても、電磁妨害等を引き起こす周波数帯域の成分が除去された駆動信号を出力する。
【解決手段】負荷５に与えられる駆動信号をハイパスフィルタまたはバンドパスフィルタからなる検出用フィルタ１７を介して検出し、その検出駆動信号をバンドギャップ回路１８に入力する。バンドギャップ回路１８は、固有の周波数特性を有し、検出駆動信号に固有の周波数帯域内の周波数成分が含まれていると出力電圧が低下する特性を持つ。制御回路２８は、バンドギャップ回路１８の出力電圧を基準電圧と比較し、検出駆動信号に固有の周波数帯域内の信号成分が含まれるか否かを判定する。含まれる場合には、ローパスフィルタ１３により駆動信号から当該周波数帯域内の信号成分を除去する。 （もっと読む）

【課題】従来の半導体集積回路のレギュレータ回路では、出力電圧の制御精度を十分に高めることができない問題があった。
【解決手段】本発明の半導体集積回路は、制御端子に与えられるインピーダンス制御信号で示される制御値ＰＬに応じて負荷電流Ｉｌｏａｄの大きさに対する出力電圧ＶＤＤＭの大きさを制御する複数の出力トランジスタＰＭと、出力電圧ＶＤＤＭの電圧値を示す出力電圧モニタ値ＶＭを出力する電圧モニタ回路１２と、出力電圧ＶＤＤＭの目標値を示す参照電圧Ｖｒｅｆと、出力電圧モニタ値ＶＭと、の間の誤差値の大きさに応じて制御値ＰＬの大きさを制御し、当該制御値ＰＬにより複数の出力トランジスタＰＭいずれを導通状態とするかを制御する制御回路１０と、を有し、制御回路１０が負荷電流Ｉｌｏａｄの変更を事前に通知する事前通知信号ＰＡＣＣに応じて、誤差値に対する制御値の変化ステップを一定期間の間大きくする。 （もっと読む）

【課題】電源ユニットの出力ラインにおける地絡などの故障に対し、電源の保護及び故障の検知を行う。
【解決手段】サブ電源供給ラインＬＳに、サブ電源１０１側をソースとして第１ＭＯＳＦＥＴ１０２を直列に接続し、第１ＭＯＳＦＥＴ１０２のドレインにドレインを接続させて第２ＭＯＳＦＥＴ１０３を直列に接続する。制御ユニット２００内のサブ電源供給ラインＬＳにも、サブ電源１０１側をソースとして第３ＭＯＳＦＥＴ２０２を直列に接続し、第３ＭＯＳＦＥＴ２０２のドレインにドレインを接続させて第４ＭＯＳＦＥＴ２０３を直列に接続し、第１〜第４ＭＯＳＦＥＴを制御することで、サブ電源１０１の電力を負荷２０１に対して供給する。各ＭＯＳＦＥＴのドレイン電圧、及び、第２ＭＯＳＦＥＴ１０３と第３ＭＯＳＦＥＴ２０２との間の電圧をモニタし、ＭＯＳＦＥＴの故障及びサブ電源供給ラインＬＳの故障を診断する。 （もっと読む）

【課題】電圧変動の少ない電源切り換えを確実に行うことができる電源切換装置を提供する。
【解決手段】第２電源が接続される第２電源接続部、第２電源の電圧よりも高い電圧の第１電源が接続される第１電源接続部、負荷回路が接続される電源出力部、定電圧回路の出力端子と電源出力部とを接続するダイオード、第１電源接続部とダイオードとの間に挿入され第１電源の電圧を第２電源の電圧よりもダイオードの順方向電圧降下分高い電圧まで降圧する定電圧回路、第２電源接続部と電源出力部との接続をオン／オフするＭＯＳスイッチと、第１電源接続部から電源が供給され、第２電源接続部または電源出力部の電圧と定電圧回路の出力電圧とを比較し、定電圧回路の出力電圧が第２電源接続部または電源出力部の電圧よりも高いとき、第１電源の電圧をＭＯＳスイッチに導通することによってＭＯＳスイッチをオフする比較回路と、を備える。 （もっと読む）

【課題】スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路を提供する。
【解決手段】ローサイドゲート駆動回路２から正極性の電圧が出力されるとハイサイドゲート駆動回路１は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路２からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路１から正極性の電圧が出力されるように制御を行なう。ハイサイドスイッチング素子５のゲート・ソース間にＮｃｈノーマリーオン型補助スイッチング素子１３のドレイン・ソースを接続し、トランス１５の1次側をゲート駆動回路１の出力に接続し、２次側をＮｃｈノーマリーオン型スイッチング素子１３のゲート・ソース間に接続し、ローサイドスイッチング素子６側もトランス及びＮｃｈノーマリーオン型スイッチング素子をハイサイドと同様に接続して電力変換回路を構成する。 （もっと読む）

【課題】簡略化された回路構成でノイズ低減効果を持つ多相駆動型の昇圧回路を実現する。
【解決手段】昇圧回路は、所定周期のクロック信号を出力する発振回路と、前記クロック信号の１本の配線に直列接続され、トータル遅延時間が前記所定周期よりも長い複数の遅延回路と、前記複数の遅延回路に対応して前記１本の配線に接続された複数の分割昇圧回路と、を含む。 （もっと読む）

【課題】大型化することなく、アーム短絡および損失増大の問題を解消したスイッチング電源装置を構成する。
【解決手段】ローサイドスイッチング制御部８１は、ローサイドスイッチング素子（Ｑ１）へ駆動電圧信号を出力している期間にトランスの巻線電圧の極性反転を検出したときに、遅延時間（ｔｄ１）の後にローサイドスイッチング素子（Ｑ１）をターンオフさせるローサイドターンオフ回路を備え、ハイサイドスイッチング制御部６１は、トランスの巻線電圧の極性が反転してからハイサイドスイッチング素子（Ｑ２）をターンオンさせるまでの時間（ｔｄ２）を遅延させる。そして、ローサイドターンオフ遅延回路の遅延時間（ｔｄ１）はハイサイドターンオン遅延回路の遅延時間（ｔｄ２）よりも短く設定されている。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】ハイパスフィルタ回路を急速充電できるようにして、その起動時間を短くする。
【解決手段】所定のタイミング毎に入力信号を保持する信号保持回路１１と、信号保持回路１１の出力側に接続された第１のトランジスタＱ１の出力側の第１のノードＮ１に現れる信号から低域成分を除去するハイパスフィルタ回路１２と、起動時にのみ動作してハイパスフィルタ回路１２のコンデンサＣ２に対して急速充電を行う急速充電回路１４と、ハイパスフィルタ回路１２の出力側に接続された増幅回路１３と、急速充電回路１４による急速充電動作の終了から通常動作に移行する前後で前記第１のノードＮ１のバイアス電位をほぼ一定に保持するバイアス制御回路１５とを備える。 （もっと読む）

【課題】アナログデータ出力にクロック信号が混入しないアナログマルチプレクサを提供する。
【解決手段】アナログマルチプレクサは、２つのアナログデータ信号Ｄ１，Ｄ２の非反転信号を入力とし、クロック信号ＣＬＫに応じて２つのアナログデータ信号Ｄ１，Ｄ２のうち何れか一方を選択的に出力する第１のセレクタ４と、２つのアナログデータ信号Ｄ１，Ｄ２の反転信号を入力とし、クロック信号ＣＬＫに応じて２つのアナログデータ信号Ｄ１，Ｄ２のうち何れか一方を選択的に出力する第２のセレクタ５と、第１のセレクタ４の出力信号と第２のセレクタ５の出力信号との差信号を出力する減算回路６とを備える。 （もっと読む）

【課題】高デューティ領域においてデューティ比が不正確になるのを防止することにより、デューティ比の精度を向上させた負荷制御装置を提供する。
【解決手段】三角波生成回路５が、負荷２に供給される電源電圧ＶＩから三角波ＶＣ１を生成する。パルス駆動回路６が、三角波生成回路５により生成される三角波ＶＣ１と基準電圧Ｖｋとの比較に応じたデューティ比の駆動パルスを負荷２に供給する。基準電圧生成回路７が、電源電圧ＶＩが増加するに従って基準電圧Ｖｋを増加または減少させて駆動パルスのデューティ比を減少させる。周波数調整回路８が、電源電圧ＶＩが所定電圧以下のときに、三角波生成回路５により生成される三角波ＶＣ１の周波数を低くして駆動パルスの周波数を低くする。 （もっと読む）

【課題】ターンオフスイッチング時に発生するノイズとスイッチング損失のトレードオフ特性を改善する。
【解決手段】半導体素子をターンオフさせるとき、半導体素子のコレクタ・エミッタ間電圧がコレクタ・エミッタ間に印加された直流電圧に達するまでは、前記コレクタ・エミッタ間電圧の変化率を大きくし、半導体素子のコレクタ・エミッタ間電圧が直流電圧に達した後は、前記コレクタ・エミッタ間電圧の変化率を小さくする。 （もっと読む）