【課題】 電源電圧が所定の電位以上になって所定時間後に出力が解除状態になった後は定電流源の電流を流さないようにして消費電流を抑える遅延付き低電圧検出回路を実現する。
【解決手段】 電圧比較回路（１３）により検出対象の電圧が所定の電圧値以下になったことを検出した場合には出力状態を直ちに変化させ、電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には電流回路（１４）により決まる遅延時間後に出力状態を変化させる低電圧検出回路において、電流回路は、電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、定電流源の電流を遮断する状態とし、電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、定電流源の電流を流す状態として電流回路によるコンデンサの充電を開始させ所定遅延時間後に定電流源に流れる電流を遮断するように構成した。 （もっと読む）

【課題】スタンバイ状態時にＳＲＡＭにデータを保持できる電圧が与えられている場合に、パワーオンリセットがかからないようにすることができる半導体装置を提供する。
【解決手段】ＣＰＵ５は、スタンバイ状態に遷移することを通知する。電源制御回路１１は、スタンバイ状態時に、ＳＲＡＭ４における電力消費を低減させる。ＰＯＲ回路２は、外部電源電圧の値と、現在の状態がスタンバイ状態であるかに応じて、パワーオンリセット信号の活性化を制御する。 （もっと読む）

【課題】低電圧駆動時の動作の信頼性を確保しながら動作速度を向上でき回路を保護できるようにする。
【解決手段】トランジスタＱ７が動作するときには、当該トランジスタＱ７による増幅回路がソース接地回路として動作する。ＭＯＳトランジスタＱ７のゲート−ソース間にオン制御電圧が印加されたときには、当該トランジスタＱ７のドレイン電位がソース電位に急速に近づき、急速にオン状態に遷移する。また、クランプ回路１０がトランジスタＱＨのゲート−ソース間に設けられているため、当該ゲート−ソース間電圧が必要以上に上昇することがなくなる。この回路部分では、トランジスタＱＨの閾値電圧ＶＴ＋トランジスタＱ７のドレイン−ソース間電圧ＶＤＳのみで駆動できるため、低電圧駆動時でも動作の信頼性を確保できる。 （もっと読む）

【課題】出力電圧の立ち上がるタイミングのばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、３つのトランジスタＴｒ₂₁，Ｔｒ₂₂，Ｔｒ₂₃を有している。そのうちの２つのトランジスタＴｒ₂₁，Ｔｒ₂₂は、デュアルゲート型のトランジスタである。これらトランジスタＴｒ₂₁，Ｔｒ₂₂のバックゲートの電圧を調整することにより、トランジスタＴｒ₂₁，Ｔｒ₂₂の閾値電圧を調整することができる。 （もっと読む）

【課題】トランジスタのドレインとバックゲート間およびソースとバックゲート間に生じる電流の漏洩を抑圧し、高周波信号の透過損失の増大を抑制できる高周波半導体スイッチを得る。
【解決手段】高周波半導体スイッチは、接地部を有するＳｉ等の真性半導体基板と、この真性半導体基板に形成され、バックゲート端子を有するＭＯＳトランジスタと、真性半導体基板の接地部およびＭＯＳトランジスタのバックゲート端子間に設けられたインダクタとを備える。 （もっと読む）

【課題】電源回路等を追加することなく、第１の電源電圧が低下してもダイナミックＶＴによる高速化の効果の低減を抑制できる半導体装置を提供する。
【解決手段】第１の回路は、第１の電源電圧を供給する第１の電源ラインと第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源ライン間に接続された、トランジスタを備える。制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 （もっと読む）

【課題】出力短絡保護機能を設ける場合に、短絡電流をバイパスするバイパス回路を外部に設けることなく、内部回路（内部素子）を保護できるＤＣ−ＤＣコンバータの提供。
【解決手段】この発明は、直流電圧を昇圧して出力電圧を生成し、当該出力電圧の生成のために入力端子１と出力端子２との間に複数のＭＯＳトランジスタＭ１〜Ｍ４が直列接続されたＤＣ−ＤＣコンバータである。ＭＯＳトランジスタＭ４は、自己の基板電位制御用のＭＯＳトランジスタＭ４１、Ｍ４２を有する。ＤＣ−ＤＣコンバータの定常動作時にはＭＯＳトランジスタＭ４２がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２の電位が印加される。一方、ＤＣ−ＤＣコンバータの出力短絡時にはＭＯＳトランジスタＭ４１がオンし、ＭＯＳトランジスタＭ４の基板端子に出力端子２とは反対側の電位が印加される。 （もっと読む）

【課題】入力信号に必要な振幅を低減する。
【解決手段】電源線Ｌ1と出力部Ｎ2との間のトランジスタＴA1のゲートＧ1は容量素子Ｃ1を介して入力部Ｎ1に結合する。電源線Ｌ2と出力部Ｎ2との間のトランジスタＴA2のゲートＧ2は容量素子Ｃ2を介して入力部Ｎ1に結合する。トランジスタＴB3は、電源線Ｌ1からみてゲートＧ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB4は、ゲートＧ1からみて電源線Ｌ1の方向を順方向として電源線Ｌ1とゲートＧ1との間にダイオード接続される。トランジスタＴB3の閾値電圧ＶT3がトランジスタＴA1の閾値電圧ＶT1を上回り、かつ、トランジスタＴB3の閾値電圧ＶT3とトランジスタＴB4の閾値電圧ＶT4との加算が減少するように、トランジスタＴB3およびトランジスタＴB4の各々のバックゲートＢの電位ＶBが設定される。 （もっと読む）

【課題】ＬＳＩチップ上で分離された複数の機能ブロック毎の電源に電圧差が発生しても、電源間をつなぐスイッチのオフ状態において電流を確実に遮断することが出来る電源スイッチ回路を提供する。
【解決手段】１ａは、コントロール信号端子ＩＮＣＮＴ及び第１の電源入力端子ＩＧ１１及び第２の電源入力端子ＩＧ１２とを入力とし、第１の出力端子ＯＧ１１及び第２の出力端子ＯＧ１２とを出力とするゲート制御回路である。Ｐ１は、ゲート制御回路の第１の出力端子ＯＧ１１がゲートに接続された第１のＰ型トランジスタであり、Ｐ２は、ゲート制御回路の第２の出力端子ＯＧ１２がゲートに接続された第２のＰ型トランジスタであり、第１のＰ型トランジスタＰ１及び第２のＰ型トランジスタＰ２は、第１の電源ＶＤＤ１と第２の電源ＶＤＤ２間に直列に接続されスイッチ部分を構成する。 （もっと読む）