【課題】 広帯域無線通信を行う送信機に用いられ、電源変換効率を向上させると共に、電圧レベル切替の遷移時間の影響を低減し、出力信号の歪特性を改善することができる電源回路を提供する。
【解決手段】 入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、制御信号によりプッシュプル増幅部に提供する電源電圧の電圧レベルを可変とする可変電源部と、入力信号に基づいて電源電圧の電圧レベルを制御する制御信号を出力するスイッチ制御部８３′と、入力信号を特定の時間遅延させるタイミング制御部１２１を備え、スイッチ制御部８３′が、制御信号の立ち上げの場合に、タイミング制御部１２１での遅延時間に対して電圧レベル切り替えの遷移時間に応じた早いタイミングで制御信号を立ち上げ、立ち下げの場合には遅延時間のタイミングで立ち下げる電源回路としている。 （もっと読む）

【課題】回路面積を低減させることのできる電圧生成回路を提供する。
【解決手段】一の実施の形態に係る電圧生成回路は、第１の電圧値の第１電圧を発生させる第１の昇圧回路と、第２の電圧値の第２電圧を発生させる複数の第２の昇圧回路を含む第２昇圧回路群とを有する。複数の第２の昇圧回路は、第１の状態から第２の状態に移行する際に互いに直列に接続され第１昇圧回路とともに第１電圧を発生可能に構成されている。 （もっと読む）

【課題】スイッチ回路の誤動作の発生を防止する。
【解決手段】一つの実施形態によれば、シリアル・パラレル変換回路は、第一の高電位側電源が供給され、シリアルデータ信号が入力され、パラレルデータ信号を生成する。電源回路は、第二の高電位側電源が供給され、第二の高電位側電源に基づいて第一の正電圧、第二の正電圧、及び負電圧を生成する。ドライブ回路は、第一の正電圧が電源として供給され、パラレルデータ信号が入力されるインバータと、第二の正電圧及び負電圧が電源として供給され、パラレルデータ信号及びインバータの出力信号が入力される差動型レベルシフタを含むレベルシフト回路が設けられ、第二の正電圧をハイレベルの信号としてスイッチ回路に出力し、負電圧をローレベルの信号としてスイッチ回路に出力する。 （もっと読む）

【課題】変調信号の大きさ及び応答速度を向上可能な駆動回路及び光送信装置を提供する。
【解決手段】差動信号の入力に応じて発光素子ＬＤの駆動電流を増減する駆動回路３である。差動信号の正相信号Ｖｉｎｐが入力される端子と、差動信号の逆相信号Ｖｉｎｎが入力される端子と、発光素子ＬＤのアノードに接続されている端子と、正相信号Ｖｉｎｐが入力される端子に接続されている正相信号処理回路と、逆相信号Ｖｉｎｎが入力される端子に接続されている逆相信号処理回路と、アノードが接続されている端子に接続されている第１及び第２の電圧制御電流源回路を備える。第１の電圧制御電流源回路には、正相信号Ｖｉｎｐに対応する電圧及び逆相信号Ｖｉｎｎの逆相に対応する電圧が入力され、第２の電圧制御電流源回路には、逆相信号Ｖｉｎｎに対応する電圧及び正相信号Ｖｉｎｐの逆相に対応する電圧が入力される。 （もっと読む）

【課題】従来の半導体集積回路のレギュレータ回路では、出力電圧の制御精度を十分に高めることができない問題があった。
【解決手段】本発明の半導体集積回路は、制御端子に与えられるインピーダンス制御信号で示される制御値ＰＬに応じて負荷電流Ｉｌｏａｄの大きさに対する出力電圧ＶＤＤＭの大きさを制御する複数の出力トランジスタＰＭと、出力電圧ＶＤＤＭの電圧値を示す出力電圧モニタ値ＶＭを出力する電圧モニタ回路１２と、出力電圧ＶＤＤＭの目標値を示す参照電圧Ｖｒｅｆと、出力電圧モニタ値ＶＭと、の間の誤差値の大きさに応じて制御値ＰＬの大きさを制御し、当該制御値ＰＬにより複数の出力トランジスタＰＭいずれを導通状態とするかを制御する制御回路１０と、を有し、制御回路１０が負荷電流Ｉｌｏａｄの変更を事前に通知する事前通知信号ＰＡＣＣに応じて、誤差値に対する制御値の変化ステップを一定期間の間大きくする。 （もっと読む）

【課題】スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路を提供する。
【解決手段】ローサイドゲート駆動回路２から正極性の電圧が出力されるとハイサイドゲート駆動回路１は０Ｖを維持または負極性の電圧を出力し、ローサイドゲート駆動回路２からの出力が０Ｖまたは負極性の電圧を出力する時はハイサイドゲート駆動回路１から正極性の電圧が出力されるように制御を行なう。ハイサイドスイッチング素子５のゲート・ソース間にＮｃｈノーマリーオン型補助スイッチング素子１３のドレイン・ソースを接続し、トランス１５の1次側をゲート駆動回路１の出力に接続し、２次側をＮｃｈノーマリーオン型スイッチング素子１３のゲート・ソース間に接続し、ローサイドスイッチング素子６側もトランス及びＮｃｈノーマリーオン型スイッチング素子をハイサイドと同様に接続して電力変換回路を構成する。 （もっと読む）

【課題】電源ユニットの出力ラインにおける地絡などの故障に対し、電源の保護及び故障の検知を行う。
【解決手段】サブ電源供給ラインＬＳに、サブ電源１０１側をソースとして第１ＭＯＳＦＥＴ１０２を直列に接続し、第１ＭＯＳＦＥＴ１０２のドレインにドレインを接続させて第２ＭＯＳＦＥＴ１０３を直列に接続する。制御ユニット２００内のサブ電源供給ラインＬＳにも、サブ電源１０１側をソースとして第３ＭＯＳＦＥＴ２０２を直列に接続し、第３ＭＯＳＦＥＴ２０２のドレインにドレインを接続させて第４ＭＯＳＦＥＴ２０３を直列に接続し、第１〜第４ＭＯＳＦＥＴを制御することで、サブ電源１０１の電力を負荷２０１に対して供給する。各ＭＯＳＦＥＴのドレイン電圧、及び、第２ＭＯＳＦＥＴ１０３と第３ＭＯＳＦＥＴ２０２との間の電圧をモニタし、ＭＯＳＦＥＴの故障及びサブ電源供給ラインＬＳの故障を診断する。 （もっと読む）

【課題】電圧変動の少ない電源切り換えを確実に行うことができる電源切換装置を提供する。
【解決手段】第２電源が接続される第２電源接続部、第２電源の電圧よりも高い電圧の第１電源が接続される第１電源接続部、負荷回路が接続される電源出力部、定電圧回路の出力端子と電源出力部とを接続するダイオード、第１電源接続部とダイオードとの間に挿入され第１電源の電圧を第２電源の電圧よりもダイオードの順方向電圧降下分高い電圧まで降圧する定電圧回路、第２電源接続部と電源出力部との接続をオン／オフするＭＯＳスイッチと、第１電源接続部から電源が供給され、第２電源接続部または電源出力部の電圧と定電圧回路の出力電圧とを比較し、定電圧回路の出力電圧が第２電源接続部または電源出力部の電圧よりも高いとき、第１電源の電圧をＭＯＳスイッチに導通することによってＭＯＳスイッチをオフする比較回路と、を備える。 （もっと読む）

【課題】高周波信号の振幅に対する歪みを低減しつつ、スイッチングを実現することが可能なスイッチを提供する。
【解決手段】高周波信号が入力される入力端子と、高周波信号が出力される第１出力端子との間に接続され、入力される高周波信号を第１出力端子から選択的に出力させる第１スイッチング部と、入力端子と、入力された高周波信号が出力される第２出力端子との間に接続され、入力端子に入力される高周波信号を第２出力端子から選択的に出力させる第２スイッチング部とを備え、第１スイッチング部、第２スイッチング部それぞれは、信号線上に設けられるインピーダンス変成器と、エミッタが接地され、コレクタが信号線に接続され、制御電圧に応じた電流がベースに印加されるバイポーラトランジスタと、コレクタが接地され、エミッタが信号線に接続され、制御電圧に応じた電流がベースに印加されるバイポーラトランジスタとを備えるスイッチが提供される。 （もっと読む）

【課題】大型化することなく、アーム短絡および損失増大の問題を解消したスイッチング電源装置を構成する。
【解決手段】ローサイドスイッチング制御部８１は、ローサイドスイッチング素子（Ｑ１）へ駆動電圧信号を出力している期間にトランスの巻線電圧の極性反転を検出したときに、遅延時間（ｔｄ１）の後にローサイドスイッチング素子（Ｑ１）をターンオフさせるローサイドターンオフ回路を備え、ハイサイドスイッチング制御部６１は、トランスの巻線電圧の極性が反転してからハイサイドスイッチング素子（Ｑ２）をターンオンさせるまでの時間（ｔｄ２）を遅延させる。そして、ローサイドターンオフ遅延回路の遅延時間（ｔｄ１）はハイサイドターンオン遅延回路の遅延時間（ｔｄ２）よりも短く設定されている。 （もっと読む）

【課題】簡略化された回路構成でノイズ低減効果を持つ多相駆動型の昇圧回路を実現する。
【解決手段】昇圧回路は、所定周期のクロック信号を出力する発振回路と、前記クロック信号の１本の配線に直列接続され、トータル遅延時間が前記所定周期よりも長い複数の遅延回路と、前記複数の遅延回路に対応して前記１本の配線に接続された複数の分割昇圧回路と、を含む。 （もっと読む）

【課題】互いにオンオフ状態が反転するように制御すべき２つのスイッチング素子の特性に応じて容易にデッドタイムを調整可能なスイッチ制御装置を提供する。
【解決手段】互いにオンオフ状態が反転するように制御する第１及び第２のスイッチング素子を備えるスイッチ制御装置であって、前記第１及び第２のスイッチング素子の内、一方のスイッチング素子に出力する制御信号をオフレベルに切替えた時点から、コンデンサの容量で設定される設定期間後に他方のスイッチング素子に出力する制御信号をオンレベルに切替える信号を出力する制御信号生成回路を備える。 （もっと読む）

【課題】低濃度ドープのＰＭＯＳトランジスタを用いて、高電圧ストレスに耐える電圧スイッチ回路を提供する。
【解決手段】該電圧スイッチ回路は、出力回路２１０、第１の電圧降下制御回路２２０、第２の電圧降下制御回路２３０、第３の電圧降下制御回路２４０、および入力回路２５０を備えている。また、高電圧源ＨＶの電圧振幅は、基準電圧源Ｖｒｅｆの電圧振幅よりも高く、基準電圧源Ｖｒｅｆの電圧振幅は、論理電圧源ＶＤＤの電圧振幅よりも高い。 （もっと読む）

【課題】ＦＥＴのゲートドライブ回路に正負の電源を必要とせず、簡単な受動素子のみの回路で、ゲート電位に正極／負極電位を印加しＦＥＴの高速スイッチングドライブを可能とする。
【解決手段】電流路が導通する電位を超える電位１を、電流路の一端を基準電位として、制御端に容量素子を介して断続的に印加されるべく構成され、電位１が印加されたとき、電位１が前記定電圧素子１に対して、電流路が導通に要す定電圧素子１の有する降伏電圧１を発生すべく、かつ電位１が定電圧素子２に対して順方向に、電位１が印加された後、電位１が低下されたとき、電位１により容量素子に充電された電位２が電流路の一端を基準電位とし定電圧素子２に対して、電位１と逆極性の、定電圧素子２の有する降伏電圧２を発生すべく、かつ電位２が定電圧素子１に対して順方向に、定電圧素子１と定電圧素子２の直列接続回路を、制御端と電流路の一端との間に介在させた。 （もっと読む）

【課題】安定動作させながら、ＲＦパルス信号の波形を高速に立ち下げることができるＲＦパルス信号生成用スイッチング回路を提供することにある。
【解決手段】ドレインスイッチング回路２１は、ｎ型からなる第１、第２、第３のＦＥＴ２１１，２１２，２１３を備える。第１、第３のＦＥＴ２１１，２１３のゲートには、制御パルスが印加され、ソースは接地されている。第１のＦＥＴ２１１のドレインは、第２のＦＥＴ２１２のゲートに接続し、第２のＦＥＴ２１２のドレインには、駆動電圧Ｖｄｓが印加される。第２のＦＥＴ２１２のソースと第３のＦＥＴ２１３のドレインは接続され、接続点がパワーＦＥＴ３１のドレインに接続されている。第２のＦＥＴ２１２のゲートソース間には、第２のＦＥＴ２１２がオフ状態からオン状態へ遷移する際のゲート電圧を補償するための電荷を供給するコンデンサ２１５が接続されている。 （もっと読む）

【課題】アナログデータ出力にクロック信号が混入しないアナログマルチプレクサを提供する。
【解決手段】アナログマルチプレクサは、２つのアナログデータ信号Ｄ１，Ｄ２の非反転信号を入力とし、クロック信号ＣＬＫに応じて２つのアナログデータ信号Ｄ１，Ｄ２のうち何れか一方を選択的に出力する第１のセレクタ４と、２つのアナログデータ信号Ｄ１，Ｄ２の反転信号を入力とし、クロック信号ＣＬＫに応じて２つのアナログデータ信号Ｄ１，Ｄ２のうち何れか一方を選択的に出力する第２のセレクタ５と、第１のセレクタ４の出力信号と第２のセレクタ５の出力信号との差信号を出力する減算回路６とを備える。 （もっと読む）

【課題】簡単な回路構成により誤動作を防止できる半導体装置を得る。
【解決手段】パワー素子Ｑ１とパワー素子Ｑ２がトーテムポール接続されている。駆動回路１が入力信号ＩＮに応じてパワー素子Ｑ２を駆動し、駆動回路２が入力信号／ＩＮに応じてパワー素子Ｑ１を駆動する。駆動回路１は、電源に接続された高圧端子と、低圧端子とを有する。抵抗Ｒ１の一端がパワー素子Ｑ２のエミッタに接続され、抵抗Ｒ１の他端が駆動回路１の低圧端子に接続されている。スイッチング素子Ｑ３が駆動回路１の高圧端子と抵抗Ｒ１の一端との間に接続されている。スイッチング素子Ｑ３は入力信号ＩＮに応じてオン・オフする。入力信号ＩＮがオフ信号の場合に、駆動回路１は低圧端子の電圧ＶＧＮＤをパワー素子Ｑ２のゲートに供給してパワー素子Ｑ２はオフする。入力信号ＩＮがオフ信号の場合に、スイッチング素子Ｑ３はオンする。 （もっと読む）

【課題】設定に用いる端子数を減らすことができ、且つ回路規模の小型化を図りうるモード選択回路を提供する。
【解決手段】モード選択回路１には、通電経路５の電流状態に応じた定電流を複数の電流比較経路７に流す定電流生成回路９が設けられている。更に、複数の電流比較経路７に対してそれぞれ比較電流を流す定電流源４０が設けられ、定電流源４０によって複数の電流比較経路７に流される比較電流が互いに異なる電流値となるように構成されている。更に、電流比較部２０は、それら複数の各比較電流と前記定電流とを比較したときの比較結果をモード判定部３０に出力しており、モード判定部３０はこのような比較結果を得ることで通電経路５の状態に応じたモードに設定している。 （もっと読む）