【課題】半導体装置の回路ブロックへの電力供給復帰時に、無駄な充放電を削減すること。
【解決手段】半導体装置は、第１電源電圧を供給する第１電源線と、第１電源電圧よりも高い第２電源電圧を供給する第２電源線と、前段回路ブロックと、前段回路ブロックの出力信号に基づいて動作する後段回路ブロックと、前段回路ブロック及び後段回路ブロックに対する第１電源電圧及び第２電源電圧の供給を制御する電力供給制御回路と、を備える。電力供給制御回路は、後段回路ブロックへの第１電源電圧の供給開始タイミングを前段回路ブロックへの第１電源電圧の供給開始タイミングよりも遅延させる。更に、電力供給制御回路は、前段回路ブロック及び後段回路ブロックに第１電源電圧が供給された後に、第２電源電圧を前段回路ブロックと後段回路ブロックの両方に供給する。 （もっと読む）

【課題】省面積及び省電力のための半導体集積回路の設計方法を提供する。
【解決手段】主回路２１７と適応電圧用調整回路を含む半導体集積回路であって、適応電圧調整用回路は、クロック信号を受け取るように構成された整合回路２１１と、整合回路２１１の出力を受け取り、また、クロック信号を受け取るように構成された位相検出器２１３と、電源電圧を増加又は減少させるように構成された電圧レギュレータ２１５とを含み、主回路２１７は電圧レギュレータ２１５から電源電圧を受け取るように構成され、整合回路２１１は電源電圧を受け取って、電源電圧における増加又は減少に基づいて、信号伝搬における遅延を調整するように構成される。 （もっと読む）

【課題】小面積化、低コスト化を図ることが可能な半導体装置を提供すること。
【解決手段】制御回路５０は、Ｉ／Ｏ方向レジスタ５から出力される値を信号５０ａとして出力し、信号５０ａに応じて、プルアップ許可レジスタ４から出力される値とＩ／Ｏレジスタ６から出力される値とのいずれかを選択して信号５０ｂとして出力する。ＡＮＤ回路１３は、電源制御部２０から出力される信号２１と制御回路５０から出力される信号５０ａとの論理和を演算して出力する。ＡＮＤ回路１４は、電源制御部２０から出力される信号２１と制御回路５０から出力される信号５０ｂとの論理和を演算して出力する。トライステートバッファ１６は、ＡＮＤ回路１３および１４から出力される値に応じて、電極１９に接続される外部のデバイスを駆動する。したがって、レベル変換（ＡＮＤ）回路の数を削減することができ、半導体装置の小面積化、低コスト化を図ることが可能となる。 （もっと読む）

【課題】供給される電源電圧の変動を抑制することができる論理回路及び当該論理回路が搭載される半導体集積回路を提供すること。
【解決手段】本発明の一態様であるバッファ回路１００は、バッファ部１１、電圧検出部１２及びスイッチ部１３を有する。バッファ部１１は、電源端子Ｔ_ｓ１又は電圧レギュレータ１と電源端子Ｔ_ｓ２との間に接続されることにより電源供給され、入力信号ＩＮと同論理の信号を出力端子Ｔ_ｏｕｔへ出力する。電圧検出部１２は、出力端子Ｔ_ｏｕｔの電圧を検出し、検出結果に基づく検出信号Ｓ_ｄｅｔを出力する。スイッチ部１３は、検出信号Ｓ_ｄｅｔに応じて、バッファ部１１を電源端子Ｔ_ｓ１又は電圧レギュレータ１と接続する。 （もっと読む）

【課題】半導体装置及びその動作電源電圧制御方法を提供する。
【解決手段】動作電圧を可変とする複数の処理ユニットと、これら処理ユニットを制御するコントローラを有するＬＳＩと、ＬＳＩからの処理ユニット毎に対応した電源供給の要求に応じて電源電圧を処理ユニットに供給する電源制御ユニットと、処理ユニット毎に電源制御ユニットに指示する電源電圧指示値を保持する書き換え可能な不揮発メモリと、を備え、コントローラは、処理ユニット毎に不揮発メモリに保持された電源電圧指示値を取得し、取得した電源電圧指示値を電源制御ユニットに転送する半導体装置。 （もっと読む）

【課題】外部から印加された電圧のノイズを減少させて電圧を安定化させる半導体集積回路を提供する。
【解決手段】本発明は、電圧ノイズを減少させて電圧を安定化させる半導体集積回路において、第１電流が流れる第１内部回路と、第２電流が流れる第２内部回路と、前記第１電流のうちの一部と前記第２電流のうちの一部は第１接地パッドに流れ、残りの前記第１電流と残りの前記第２電流は第２接地パッドに流れるように構成された電圧安定化部とを含むことを特徴とする。 （もっと読む）

【課題】電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法を提供する。
【解決手段】本発明の電力制御回路は、電源電圧とロジック回路との間に連結されてロジック回路への電源供給をスイッチングする回路であって、外部から並列的にモード転換信号を受信する複数の第１パワーゲーティングセルと、第１パワーゲーティングセルのうちの何れか１つと連結される少なくとも１つの第２パワーゲーティングセルと、第２パワーゲーティングセルと直列連結される複数の第３パワーゲーティングセルと、直列連結された複数の第３パワーゲーティングセルのうち、先端の第３パワーゲーティングセルと並列連結される複数の第４パワーゲーティングセルとを含み、モード転換信号は、第１パワーゲーティングセルのうちの何れか１つ、第２及び第３パワーゲーティングセルを経て第４パワーゲーティングセルに伝達され、第１ないし第４パワーゲーティングセルのそれぞれは、各自のセルに入力されるモード転換信号に応答して電源供給をスイッチングする。 （もっと読む）

【課題】断熱動作を行う回路への電源電圧の供給を最適化することで好適な動作特性を実現する。
【解決手段】集積回路装置が、ＣＰＵ１０と電源生成回路４０とを具備している。当該集積回路装置が高速モードに設定されると、電源生成回路４０が直流の電源電圧をＣＰＵ１０に供給する。この場合、ＣＰＵ１０は、通常のＣＭＯＳ動作を行う。一方、当該集積回路装置が小電力モードに設定されると、電源生成回路４０が交流の電源電圧をＣＰＵ１０に供給する。ＣＰＵ１０は、複数の交流の電源電圧が供給されることで断熱動作を行う。該交流の電源電圧の少なくとも２つの電源電圧は、互いに、プルアップ及び／又はプルダウンのタイミングと、デューティ比とが異なっている。 （もっと読む）

【課題】消費電力を抑制する。
【解決手段】電源装置から印加された電源電圧により動作する対象回路の消費電流を補償する補償装置であって、電源装置から対象回路へと電源電圧を供給するための電源配線に接続され、電源配線に流れる電流を消費する電流消費部と、電流消費部に印加される電源電圧に応じて電流消費部により消費される電流を変化させる電流制御部と、電流消費部の基準電流量を変更する設定部と、を備え、設定部は、対象回路がスタンバイ状態において、基準電流量を低減する補償装置を提供する。 （もっと読む）

【課題】電源遮断状態からの復帰の際に、周辺回路の動作に影響を与えない半導体集積回路及び電源制御方法が、望まれる。
【解決手段】半導体集積回路は、第１及び第２の電源線と、サブ電源線と、第１の電源線とサブ電源線との間に配置される第１のスイッチ回路と、第２の電源線とサブ電源線との間に配置される論理回路と、第１の端子が第１の電源線と接続される容量素子と、容量素子の第１の端子の他方の第２の端子の接続を、第１の電源線、又は、サブ電源線、のいずれかに切り替える第２のスイッチ回路と、論理回路を非活性化状態から活性化状態に遷移させる場合に、第１のスイッチ回路により、第１の電源線及びサブ電源線の接続を遮断しつつ、第２のスイッチ回路により、第２の端子の接続を少なくても１回以上、サブ電源線に接続した後、第１の電源線に接続する制御回路と、を備えている。 （もっと読む）

【課題】ディジタル信号処理回路及び車載用電子機器において、消費電力を低減し、発熱量を低減する。
【解決手段】車載用電子機器に搭載されるディジタル信号処理回路は、クロック信号に同期して信号取込を行う入力段のフリップフロップ回路と、クロック信号に同期して信号取込を行う出力段のフリップフロップ回路と、順次処理を行う複数の組み合わせ回路が直列に接続されて構成されるとともに、クロック信号に同期して入力段のフリップフロップ回路から処理対象の信号が入力されて前記出力段のフリップフロップ回路に処理後の信号を出力する組み合わせ回路群と、クロック信号に同期して、組み合わせ回路毎に、クロック信号の１周期内において、駆動用電源の供給期間及び非供給期間を設けて駆動用電源の供給を行う電源供給回路と、を備える。 （もっと読む）

【課題】低消費電力化を図る。
【解決手段】入力側電源３と１次側回路１との間にスイッチ部６を設け、従来は１次側回路１の入力信号端子ＴINに与えるようにしていた入力信号ＤINをスイッチ部６へ与えるようにし、入力信号ＤINのレベルに応じてスイッチ部６のオン／オフを行わせるようにする。また、入力信号端子ＴINには入力信号ＤINに代えて、１次側回路１への電源電圧ＶＤＤ１の供給遮断時に強制的に固定される２次側回路２からの出力信号ＤOUTのレベルとは逆のレベルの信号（出力信号「Ｈ」強制固定の場合は「Ｌ」レベルの信号、出力信号「Ｌ」強制固定の場合は「Ｈ」レベルの信号）を与えるようにする。 （もっと読む）

【課題】製造プロセスの全ての受け容れられる変化及び全ての許容動作温度にわたって所与の周波数で正しい動作を保証する供給電圧を決定する。
【解決手段】集積回路は、テストに不合格となるまで、各々、より低い要求供給電圧大きさで集積回路のロジック回路のテストを繰り返すように構成された自己校正ユニットを備えている。テストに合格する最も低い要求供給電圧大きさを使用して、集積回路の要求供給電圧大きさを発生する。集積回路は、集積回路のエリアにわたって物理的に分布されたロジックゲートの直列接続体と、論理的遷移をその直列接続体へ送出し、そしてそれに対応する遷移をその直列接続体の出力において検出するように構成された測定ユニットとを備えている。送出と検出との間の時間量を使用して、集積回路の供給電圧大きさを要求する。 （もっと読む）

【課題】安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供すること。
【解決手段】電源回路２００は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧ＶＰと、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧ＶＭとを共振により出力する電圧出力回路１００と、電圧出力回路１００の発振を制御する発振制御回路２１０とを含む。発振制御回路２１０は、第１の電源電圧ＶＰが出力されるノード及び第２の電源電圧ＶＭが出力されるノードのいずれか一方のノードである第１のノードＮ１に接続される駆動回路２２０と、駆動回路２２０を制御する制御回路２３０とを含む。発振制御回路２１０は、制御信号ＳＣに基づいて、第１、第２の電源電圧ＶＰ、ＶＭの振幅を可変に制御する発振制御を行う。 （もっと読む）

【課題】安定な断熱的回路動作を実現し、消費電力を抑制することができる電源回路、回路装置及び電子機器等を提供すること。
【解決手段】電源回路２００は、第１の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第１の電源電圧ＶＰと、第２の基準電圧を基準として電圧が周期的に変化する、断熱的回路動作用の第２の電源電圧ＶＭとを出力する電圧出力回路１００と、制御信号ＳＣに基づいて電圧出力回路１００を制御する制御回路２１０と、第１の電源電圧ＶＰ及び第２の電源電圧ＶＭの少なくとも一方の振幅に応じて変化する制御信号ＳＣを生成して制御回路２１０に出力する制御信号生成回路２４０とを含む。制御回路２１０は、制御信号ＳＣに基づいて、電圧出力回路１００から出力される第１の電源電圧ＶＰ及び第２の電源電圧ＶＭの振幅を可変に制御する。 （もっと読む）

【課題】高い精度で所定の検査を行うことができる電子回路を提供する。
【解決手段】本実施の形態に係る電子回路１は、図１（ａ）に示すように、主に、主回路２への電圧Ｖ_ｃｃの供給を切り替えるスイッチ素子としてのｐ型トランジスタ３と、ｐ型トランジスタ３を駆動する第１の駆動信号を出力する駆動部４と、入力側が駆動部４に電気的に接続され、出力側がｐ型トランジスタ３に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて第２の駆動信号を出力する第１のインバータ部５と、入力側が駆動部４に電気的に接続され、駆動部４から出力された第１の駆動信号に基づいて検査のための検査信号を出力する第２のインバータ部６と、第２のインバータ部６の出力側に電気的に接続され、検査信号を出力する第１のパッドとしての検査パッド７と、を備えて概略構成されている。 （もっと読む）

【課題】ＳＯＩ型の半導体集積回路において電源遮断時の低消費電力及び電源供給時の動作性能向上に資することができる電源遮断制御を可能にする。
【解決手段】本発明に係る半導体集積回路は、第１電源スイッチと、前記第１電源スイッチに直列接続される論理回路を有する。前記論理回路は、順序回路（ＦＦ１，ＦＦ２）及び組み合わせ回路（ＬＯＧ１，ＬＯＧ２）を含み、前記第１電源スイッチと前記組み合わせ回路との間に第２電源スイッチが接続される。第１モードにおいて前記第１電源スイッチをオフ状態に制御し、前記順序回路及び前記組み合わせ回路を非通電状態にし、第２モードにおいて前記第１電源スイッチをオン状態に維持し且つ前記第２電源スイッチをオフ状態に制御し、前記順序回路を通電状態、前記組み合わせ回路を非通電状態にする電源スイッチ制御回路を有する。 （もっと読む）

【課題】処理装置の入出力パッドの端子数を低減することができる半導体装置を提供する。
【解決手段】処理装置２１のバス制御回路３４に含まれる入出力回路は、外部Ｉ／Ｆ２２と接続されるパッドに接続される。入力部は、パッドから入力される信号に応じた入力信号を出力する。この入力信号は、処理回路３１に供給される。パッドは、入力部の入力端子に接続され、出力端子は電源電圧ＶＤＤを伝達する電源配線に接続されている。入力部は、外部Ｉ／Ｆ２２のバス制御回路４４から入力されるＨレベルの信号の電圧を出力端子から出力する。従って、電源配線には、外部Ｉ／Ｆ２２から入力されるＨレベルの信号による電圧が供給される。 （もっと読む）

【課題】半導体集積回路における消費電力を低減すること。また、半導体集積回路における動作の遅延を低減すること。
【解決手段】記憶回路が有する複数の順序回路のそれぞれにおいて、酸化物半導体によってチャネル形成領域が構成されるトランジスタと、該トランジスタがオフ状態となることによって一方の電極が電気的に接続されたノードが浮遊状態となる容量素子とを設ける。なお、酸化物半導体によってトランジスタのチャネル形成領域が構成されることで、オフ電流（リーク電流）が極めて低いトランジスタを実現することができる。そのため、記憶回路に対して電源電圧が供給されない期間において当該トランジスタをオフ状態とすることで、当該期間における容量素子の一方の電極が電気的に接続されたノードの電位を一定又はほぼ一定に保持することが可能である。その結果、上述した課題を解決することが可能である。 （もっと読む）