Fターム[5J056EE01]の内容
Fターム[5J056EE01]の下位に属するFターム
エミッタ、コレクタから入力 (3)
ソース、ドレインから入力 (123)
基板(バックゲート)からの入力 (201)
ベースに定電圧を入力 (48)
ゲートに定電圧を入力 (803)
Fターム[5J056EE01]に分類される特許
1 - 1 / 1
半導体回路
【課題】ON状態とOFF状態のコントラスト(High/Low比)が高く、消費電力が少なく、端子数および配線数が少ない回路を提供する。
【解決手段】半導体回路は、複数個のNOT回路が縦続接続され、最終段のNOT回路の出力端子と初段のNOT回路の入力端子とが接続されている。NOT回路は、ゲート11とソース13とが一体構造で形成され、ゲート10が入力端子3に接続され、ドレイン12が出力端子5に接続され、ゲート11およびソース13がグランド端子6に接続されたインプレーンダブルゲートトランジスター1と、ゲート20,21およびソース23が一体構造で形成され、ゲート20,21およびソース23がインプレーンダブルゲートトランジスター1のドレイン12に接続され、ドレイン22がバイアス端子4に接続された自己バイアス型インプレーントランジスター2とから構成される。
(もっと読む)
1 - 1 / 1
[ Back to top ]