説明

Fターム[5J056GG00]の内容

論理回路 (30,215) | 制御対象、制御態様 (2,427)

Fターム[5J056GG00]の下位に属するFターム

Fターム[5J056GG00]に分類される特許

1 - 20 / 28




【課題】回路遅延の増大を抑制しながら、回路しきい値電圧のバラツキを抑制できる集積回路を提供する。
【解決手段】
集積回路1は、高位側電源VDDと出力端子OUTの間に接続されたPMOSトランジスタMP1と、低位側電源VSSと出力端子OUTの間に接続されたNMOSトランジスタMN1と、高位側電源VDDと出力端子OUTの間に直列に接続されたPMOSトランジスタMP2及びNMOSトランジスタMN3と、低位側電源VDDと出力端子OUTの間に直列に接続されたNMOSトランジスタMN2及びPMOSトランジスタMP3とを備えている。PMOSトランジスタMP1、MP2、及びNMOSトランジスタMN1、MN2のゲートが入力端子INに接続されている。また、NMOSトランジスタMN3のゲートは高位側電源に接続され、PMOSトランジスタMP3のゲートは低位側電源に接続されている。 (もっと読む)


【課題】出力信号の応答特性および消費電流を一定にする。
【解決手段】入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、バイアス電圧の電圧値に応じて出力信号の電位が定まり、入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、定電圧発生部におけるバイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、電流モードロジック回路内に流れる定電流の電流値に応じて、調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路を提供する。 (もっと読む)


【課題】出力回路のインピーダンス調整の精度を向上する半導体装置を提供する。
【解決手段】各々が調整可能なインピーダンスを備える複数の単位バッファ回路を含む出力回路(101)と、複数の単位バッファ回路のうちの1または複数個の単位バッファ回路を選択的に活性化する制御回路(150)と、複数の単位バッファ回路のそれぞれのインピーダンスを調整するインピーダンス調整部(130)であって、複数の単位バッファ回路のうちの1つと実質的に同一の調整可能なインピーダンスを有するレプリカ回路(131e)と、当該レプリカ回路と並列に接続され、制御回路によって選択的に活性化された1又は複数個の単位バッファ回路の個数に応じて自身を流れる電流量を変化させる負荷電流生成回路(131f)とを含む、インピーダンス調整部と、を備えることを特徴とする。 (もっと読む)


【課題】半導体装置及びその動作電源電圧制御方法を提供する。
【解決手段】動作電圧を可変とする複数の処理ユニットと、これら処理ユニットを制御するコントローラを有するLSIと、LSIからの処理ユニット毎に対応した電源供給の要求に応じて電源電圧を処理ユニットに供給する電源制御ユニットと、処理ユニット毎に電源制御ユニットに指示する電源電圧指示値を保持する書き換え可能な不揮発メモリと、を備え、コントローラは、処理ユニット毎に不揮発メモリに保持された電源電圧指示値を取得し、取得した電源電圧指示値を電源制御ユニットに転送する半導体装置。 (もっと読む)


【課題】外部から印加された電圧のノイズを減少させて電圧を安定化させる半導体集積回路を提供する。
【解決手段】本発明は、電圧ノイズを減少させて電圧を安定化させる半導体集積回路において、第1電流が流れる第1内部回路と、第2電流が流れる第2内部回路と、前記第1電流のうちの一部と前記第2電流のうちの一部は第1接地パッドに流れ、残りの前記第1電流と残りの前記第2電流は第2接地パッドに流れるように構成された電圧安定化部とを含むことを特徴とする。 (もっと読む)


【課題】出力バッファのインピーダンスを制御する複数の制御ビットを転送するデータバスの配線面積を削減できる半導体装置、及び出力バッファのインピーダンスを調整する方法を提供する。
【解決手段】インピーダンス制御情報を生成するZQ回路(ZQ回路40)と、前記インピーダンス制御情報を受けて自身のインピーダンスが制御される出力バッファ(出力回路80)と、を備え、前記インピーダンス制御情報を構成する複数の制御ビット情報は前記ZQ回路からシリアルに転送される。 (もっと読む)


【課題】入力信号の交流成分の歪み等の影響をなるべく受けることなく、本来のデューティー比(目標デューティー比)で出力信号を出力することのできるバッファ回路を提供する。
【解決手段】バッファ回路10は、デューティー比検出部16と直流成分生成部17とから構成される負帰還回路部によって、入力信号増幅部15の入出力間で出力信号SOのデューティー比に応じた直流成分の信号を帰還させている。つまり、バッファ回路10は、出力信号SOのデューティー比に応じて、入力信号SI´の直流成分をさらに小さくしたり、大きくしたりする。これにより、バッファ回路10は、出力信号SOのデューティー比を目的デューティー比に変更した上で、その出力信号SOを出力することができる。 (もっと読む)


【課題】出力端子をシンク型又はソース型に切換える場合に、基板を交換する必要がなく、また出力端子に誤って電源を接続してもスイッチング素子の破損を防止することができる出力回路及び該出力回路を備える出力装置を提供する。
【解決手段】ディップスイッチ81にてソース型出力対応モードを選択した場合に、第2スイッチング素子32を常時オンにし、第1スイッチング素子31のオン/オフ制御によって、外部機器への出力をオン/オフ制御する。ディップスイッチ81にてシンク型出力対応モードを選択した場合に、第1スイッチング素子31を常時オンにし、第2スイッチング素子32のオン/オフ制御によって、外部機器への出力をオン/オフ制御する。またソース型出力対応モードを選択した状態で、第2出力端子32に誤って外部電源を接続した場合、第2スイッチング素子32に大電流が流れるが、直ちにヒューズ35が切断される。 (もっと読む)


【課題】従来は、ヒータの制御を主制御部が行うようにしていたため、低温起動時において、装置内が所定の温度以上に加熱され装置動作に入る前の段階で、装置全体に電力を供給することになり、消費電力が多くなるという課題があった。
【解決手段】伝送装置を、主制御部と、消費電力が主制御部よりも小さい副制御部と、伝送装置外部との間で信号を送受信するインタフェース部と、該インタフェース部で受信した信号を増幅する増幅部と、伝送装置内を所定の温度に加熱する加熱部と、伝送装置内の温度を検出する温度検出部とから構成し、伝送装置の起動時において、まず副制御部が起動され、副制御部が増幅部への電力供給を行うとともに、温度検出部により伝送装置内の温度を検出し、伝送装置内が所定の温度以上である場合は、主制御部の起動を行い、伝送装置内が所定の温度未満である場合は、加熱部を加熱制御し、伝送装置内が所定の温度以上になると主制御部の起動を行うようにする。 (もっと読む)


【課題】電源電圧を変更することなく、広い温度範囲でリーク電流を抑えて動作する半導体装置を提供する。
【解決手段】しきい値電圧が第1電圧である第1トランジスタを含む高VT部7と、しきい値電圧が第1電圧よりも低い第2電圧である第2トランジスタを含む低VT部8と、温度を測定し、温度が所定の温度より高い高温状態であるか、温度が所定の温度よりも低い低温状態であるかを判定し、高温状態を示す信号又は低温状態を示す信号を出力する温度検知部6と、高温状態を示す信号、又は低温状態を示す信号を受信し、高温状態を示す信号に基づいて高VT部7を動作させ、低温状態を示す信号に基づいて低VT部8を動作させる制御を行う制御部9とを具備する。 (もっと読む)


出力バッファを迅速に安定化するシステム及び方法。差動駆動回路は、差動入力信号を受け取り、該入力信号に基づいて差動出力を生成する増幅段を備える。差動出力は、通常は電源の2分の1の値に基づいた対応するコモンモード(CM)電圧レベルを有する。コモンモード・フィードバックバッファ(CMFB)段は、CM電圧レベルの変化を検出し、当該CM電圧レベルを、超高速バス周波数に基づく超高速整定時間内の所望の値に回復させる。CMFB段は、単一のデバイスだけを備えたトポロジーを利用する。1つの実施形態において、この単一デバイスは、トランスインピーダンス段として利用されるNMOSトランジスタである。回路バイアス段及びCMFB段内のシャントキャパシタによって安定性が提供される。 (もっと読む)


メモリデバイス及びシステムには、信号線に対するオンチップ終端が組み込まれている。メモリデバイスは、集積回路チップを備える。該集積回路チップは、1対の入力信号を提供する1対の入力信号ピンと、該入力信号ピンの対間に結合されるオンチップ終端回路とを備える。該オンチップ終端回路は、前記1対の入力信号を差動式に終端する。
(もっと読む)


内部部分に接続されている端子を有する半導体デバイスにおいて、そのデバイスの端子用のオンダイ終端を提供するための終端回路。この終端回路は、端子と電源の間に接続された、少なくとも1つのNMOSトランジスタおよび少なくとも1つのPMOSトランジスタを含む複数のトランジスタと、NMOSトランジスタのそれぞれのゲートを対応するNMOSゲート電圧でドライブし、PMOSトランジスタのそれぞれのゲートを対応するPMOSゲート電圧でドライブするための制御回路であって、オンダイ終端が有効である場合にトランジスタを動作のオーム領域におくようにNMOSゲート電圧およびPMOSゲート電圧を制御するように構成されている、制御回路とを含む。電源は、上記NMOSゲート電圧のそれぞれより小さく、上記PMOSゲート電圧のそれぞれより大きい電圧を供給する。
(もっと読む)


【課題】 ノイズを発生させ難い出力回路等を提供する。
【解決手段】 出力回路(10)は、入力ノード(IN)と、出力ノード(OUT)と、入力ノードと出力ノードとの間に配置され、第1のゲート(13)を有する第1の出力トランジスタ(12)と、入力ノードと出力ノードとの間に配置され、第2のゲート(16)を有する第2の出力トランジスタ(15)と、入力ノードと出力ノードとの間に配置され、第3のゲート(19)を有する第3の出力トランジスタ(18)と、を備える。第1のゲート(13)および第2のゲート(16)は、第1の方向(DR1)に、第3のゲート(19)を介さず、互いに接続される。第2のゲート(16)および第3のゲート(19)は、第1の方向とは異なる第2の方向(DR2)に、第1のゲート(13)を介さず、互いに接続される。第1のゲート(13)および第3のゲート(19)は、第2のゲート(16)を介して接続される。 (もっと読む)


【課題】出力回路100の出力端子OUTに接続される電源電圧によっては、出力信号の遷移時間が変化してしまう場合があった。
【解決手段】出力回路100は、出力端子OUTに印加されるプルアップ電源電圧を検出するレベル検出回路1と、レベル検出回路1の検出結果に基づいて駆動能力が切り替えられるオープンドレインバッファ回路2とを有する。電源電圧の異なる回路に接続される出力回路であっても、その出力の遷移時間を安定させて出力することが可能となる。 (もっと読む)


【課題】入力回路の電源電圧と接地電位との間に流れる貫通電流を改善して、入力回路が設けられた半導体集積回路の消費電流を低減する。
【解決手段】入力回路20は、電源電圧と接地電位との間に接続可能に、一方21に他方25がPMOS25を介して並列接続された2つの抵抗21、22と、入力電圧により制御され一方22に他方27がNMOS26を介して並列接続された2つのNMOS23、24とが直列接続され、その直列接続点の電位をインバータ27を介して出力電圧として出力するとともにインバータ27の出力電位によりPMOS25およびNMOS26が相補的に制御されることによりヒステリシス特性を持たせている。 (もっと読む)


【課題】ドライバ手段が表面実装型の場合であってもドライバ手段の出力を測定することのできる配線基板と画像形成装置とを提供することにある。
【解決手段】絶縁基板上に形成された第1,第2信号線路21,22からなる伝送線路20を備え、絶縁基板上に実装されるドライバ手段から逆位相の2相の信号を第1,第2信号線路21,22を介してレシーバ手段に伝送する配線基板であって、第1,第2信号線路21,22の途中に、前記ドライバ手段の動作を測定するための第1,第2測定パッド部23,24を形成し、この第1,第2測定パッド部23,24は、第1,第2信号線路21,22間の間隔より大きく離間され且つ第1,第2信号線路21,22の線幅より大きい線幅を有し、第1,第2測定パッド部23,24と第1,第2信号線路21,22とを第1,第2接続線路25,26で接続し、第1,第2測定パッド部23,24のインピーダンスと、第1,第2信号線路21,22のインピーダンスとをほぼ同一に設定した。 (もっと読む)


【課題】外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値を調整し、高精度のインピーダンス整合を実施することが可能な半導体集積回路を提供する。
【解決手段】本発明に係る半導体集積回路100は、電源Vccに接続された電流回路3、この電流回路3と接地との間に接続され電流回路3が出力する主電流Iが入力される可変抵抗4、この可変抵抗4の電位と第1の基準電位Vref1とを比較し信号を出力するコンパレータ回路5、および、コンパレータ回路5の出力信号に基づいて可変抵抗4の抵抗値を制御する制御回路6、を有する終端抵抗調整回路1と、電源Vccと可変抵抗4との間に接続され、終端抵抗と伝送線路との間の外部寄生抵抗の抵抗値に応じた外部信号Sに基づいて可変抵抗4に付加電流Iadを出力する付加電流調整回路2と、を備える。 (もっと読む)


1 - 20 / 28