【課題】 良好な圧電特性を有する圧電素子を提供する。
【解決手段】 本発明に係る圧電素子１は，基板２と、基板２の上方に形成されたバッファ層５と、バッファ層５の上方に形成された、ペロブスカイト型構造を有する圧電体層６と、を含み、バッファ層５は、ｃ軸（００１）に優先配向しているＹＢａ_２Ｃｕ_３Ｏ_７−δからなり、δは，０≦δ≦０．６の範囲である。 （もっと読む）

【課題】 アナログ回路内のＡＣ回路ブロックとＤＣ回路ブロックとの間での干渉に起因した圧電発振器の作動不良を、レイアウト的に防止するようにした圧電発振器用ＩＣ、及び発振器を提供する。
【解決手段】 少なくとも圧電振動子と、温度補償回路を含む第１のアナログ回路ブロック１２、発振回路を含む第２のアナログ回路ブロック１３、及びメモリー回路を含むデジタル回路ブロック１４を集積化したＩＣ１１と、を備えた圧電発振器において、ＩＣ１１内の回路レイアウトとして、第１のアナログ回路ブロックと第２のアナログ回路ブロックとを離間して配置し、第１及び第２のアナログ回路ブロック間にデジタル回路ブロックを介在させた。 （もっと読む）

【課題】 圧電振動素子とＩＣチップを同一のパッケージ内に封止した圧電発振器において発生し易いＤＬＤ特性不良を防止できる圧電発振器の製造方法を提供すること。
【解決手段】 シリコンウェハ３１の集積回路が形成されていない面をケミカルポリッシュする工程（Ｓ２）と、シリコンウェハ３１を洗浄する工程（Ｓ３）と、シリコンウェハ３１をＩＣチップ６個片に切断する工程（Ｓ５）と、ＩＣチップ６を絶縁容器の凹陥部内にフェイスダウンでボンディングする工程と、圧電振動素子を絶縁容器内に搭載する工程と、金属蓋により封止する工程とからなる。 （もっと読む）

【課題】 インバータの閾値電圧が可変可能であり、発振段回路内に生じたノイズに影響されることなく圧電振動子を発振させる発振回路、圧電発振器および発振回路の制御方法を提供する。
【解決手段】 圧電発振器１０は、圧電振動子１２と、ＰチャネルＭＯＳトランジスタ１６およびＮチャネルＭＯＳトランジスタ１８からなるＣＭＯＳ回路を多段に接続してなり、前記圧電振動子１２に接続したインバータ１４と、前記ＮチャネルＭＯＳトランジスタ１８のソース側に接続したスイッチ２８と、前記インバータ３０の出力側に接続し、前記インバータ１４から出力されたパルス信号のカウンタ２６と、前記カウンタ２６の後段に接続し、前記スイッチ２８を制御する制御器２２と、を有する構成とした。 （もっと読む）