【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

【課題】 ディレイ回路を設けたり、バイアス決定回路のバイアス点と波形整形回路のスレッショルドとを異ならせたりすることなく、消費電流を低減し、自励発振や異常発振を防ぐことができる水晶発振回路を提供する。
【解決手段】 水晶振動子２１および水晶振動子２１の出力を増幅し、電源電圧より低い定電圧源ＬＤＯ１により駆動される発振増幅器２２を有する水晶発振部２の出力に、電源電圧レベルにレベルシフトする結合コンデンサ３が接続され、その結合コンデンサ３の出力に、ソースがＶddに、ゲートがＶssに接続されたＰチャネルＭＯＳトランジスタ４１およびソースがＶssに、ゲートがＶddに接続されたＮチャネルＭＯＳトランジスタ４２のそれぞれのドレインが接続されたバイアス決定回路４が接続され、そのバイアス決定回路４の出力に振幅検知回路５、および波形整形回路６が接続されている。 （もっと読む）

【課題】 共振子を有し、発振開始時間が早く、同時に信号の波形が潰れることのない発振回路を提供する。
【解決手段】 発振回路は、ＳＡＷ共振子等の共振子と、共振子で生成された高周波などの信号を増幅して出力すると共に共振子に帰還信号を出力する差動増幅器と、電源投入時から所定時間と所定時間経過後とで差動増幅器の利得を変える手段を有している。利得を変える手段として、例えば、差動増幅器に、定電圧源に接続された第１のトランジスタ１３と、定電圧源あるいは第２の電源にスイッチ１５を切り替えることにより接続される第２のトランジスタ１４を有する利得調整回路を配置する。スイッチ１５の接離により、安定した振幅で発振を開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることにより信号の波形が潰れることの無い発振回路が実現できる。 （もっと読む）

【課題】従来の発振回路では、インダクタを有することから、小型化が困難であった。
【解決手段】各エミッタが実質的に接地電位に接続された第１のトランジスタ及び第２の
トランジスタと、第１のトランジスタのベース及び第２のトランジスタのベース間に接続
された水晶振動子と、第１のトランジスタのコレクタ及び電源電位間に接続された第１の
抵抗器と、第２のトランジスタのコレクタ及び電源電位間に接続された第２の抵抗器と、
第１のトランジスタのコレクタ及び第２のトランジスタのベース間に接続された第１のキ
ャパシタと、第２のトランジスタのコレクタ及び第１のトランジスタのベース間に接続さ
れた第２のキャパシタと、第１のトランジスタのベース及びエミッタ間に接続された第３
のキャパシタと、第２のトランジスタのベース及びエミッタ間に接続された第４のキャパ
シタと、を含む。 （もっと読む）

【課題】所望の周波数以外の周波数で発振するおそれがあり、また、出力される発振周波
数の波形が正弦波に近似しないことがあった。
【解決手段】第１の電位及び第２の電位間に接続されたＣＭＯＳインバータと、一端がＣ
ＭＯＳインバータの入力端に接続された第１の素子部と、一端がＣＭＯＳインバータの入
力端に接続され、他端がＣＭＯＳインバータの出力端に接続された第２の素子部と、一端
がＣＭＯＳインバータの出力端に接続された第３の素子部と、一端が第１の素子部の他端
及び第３の素子部の他端に接続され、他端が第１の電位及び第２の電位のうちの一方に接
続された第４の素子部とを含み、第１、第２、第３、及び第４の素子部は、水晶振動子、
抵抗器、インダクタ及びキャパシタのいずれかであり、第１、第２、及び第３の素子部に
より規定される周波数で発振する。 （もっと読む）

【課題】発振信号の発振周波数が高いほど、当該発振信号の波形がより鈍っていた。
【解決手段】発振信号を生成する発振回路と、前記生成された発振信号を増幅する増幅回路と、相互に並列接続された複数のＣＭＯＳバッファ回路であって、当該複数のＣＭＯＳバッファ回路の入力端が一つに接続されており、当該複数のＣＭＯＳバッファ回路の出力端が一つに接続されており、各ＣＭＯＳバッファ回路が前記増幅された発振信号をバッファリングする前記複数のＣＭＯＳバッファ回路と、を含む。 （もっと読む）

【課題】 圧電振動子を用い微少質量を検出するＱＣＭ等のセンサー発振器、通信用の周波数基準に用いる発振器の発振回路に適用する。
【解決手段】 シミュレーションによって回路の発振条件を明確にし，その結果を元に発振回路の構成が容易で、電源変動特性に優れ、可変範囲が広く、さらに、信頼性の高い圧電発振回路を提供する。これにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクターを用いること無く誘導性の範囲まで大きくすることが可能となる。 （もっと読む）

【課題】 用途に応じて出力波形を変更することができる水晶発振器を提供する。
【解決手段】 水晶振動子２と発振回路とを備えた水晶発振器８において、複数の異なる波形を出力する複数の波形出力回路１０〜１２と、発振回路８の出力回路として、複数の波形出力回路１０〜１２からの何れか一つを選択するスイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂと、スイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂを選択するためのデータを記憶する内部メモリ回路６とを備えるようにした。 （もっと読む）

【課題】 広い電源電圧範囲で安定した発振特性を得ると共に、発振出力の振幅を調整することができる圧電発振回路を提供すること。
【解決手段】 直流電源ＶDDから供給される直流電圧の電圧変動を安定化する安定化電源６と、水晶振動子Ｘ１を振動源とする発振回路部１と、この発振回路部１の出力信号を入力とし、インバータ回路を複数段直列に連結し、その最終段のインバータ回路にデプレッション型ＭＯＳトランジスタが接続されたバッファ回路部２、３、４と、バッファ回路４の出力を増幅する出力増幅回路５とを備えた圧電発振回路において、メモリ回路11に保持されたデータに基づいて複数のＭＯＳスイッチＭsw1〜Msw3により選択される抵抗素子ＲＤ１〜ＲＤ３により、出力増幅回路５を構成するＮｃｈ−トランジスタＭ９のゲート電圧を可変して出力レベルを調整する機能を備える。 （もっと読む）

【課題】ＣＭＯＳインバータを用いた圧電発振器において、電源に発生するスパイクノイズを低減し、消費電流を抑えた高性能、低価格な圧電発振器を提供することを目的とする。
【解決手段】ＣＭＯＳインバータと、前記ＣＭＯＳインバータの入出力間に挿入された圧電振動子とを有する圧電発振器において、前記ＣＭＯＳインバータの電源端子に接続する第１の抵抗と、前記ＣＭＯＳインバータの接地端子に接続する第２の抵抗とを備えたことを特徴とする圧電発振器。 （もっと読む）