説明

Fターム[5J079EA16]の内容

電気機械共振器を用いた発振回路 (23,106) | 起動停止 (199) | 起動時の省電力 (12)

Fターム[5J079EA16]に分類される特許

1 - 12 / 12


【課題】消費電流を増大させることなしに高速起動可能なMEMS発振器の提供。
【解決手段】ドライバアンプと、LC共振回路を備える第1共振器と、MEMS共振器を備える第2共振器と、接続および開放を切り換え可能なスイッチ回路と、スイッチ回路を制御するスイッチ制御部と、を有するMEMS発振器であって、ドライバアンプ、第1共振器、および、スイッチ回路は、ドライバアンプの出力信号の少なくとも一部をドライバアンプへ帰還させる第1閉ループ回路を形成し、ドライバアンプ、および、第2共振器は、第1閉ループ回路とは別の、ドライバアンプの出力信号の少なくとも一部をドライバアンプへ帰還させる第2閉ループ回路を形成し、スイッチ制御部は、MEMS発振器の起動期間の少なくとも一部においてスイッチ回路を接続し、所定の条件が満たされる場合に、スイッチ回路を開放する、MEMS発振器。 (もっと読む)


負性抵抗回路と、クリスタルと、発振信号を生成することにおいて、負性抵抗回路の電力消費を減らすために、クリスタルの直列共振を修正するように適合されるコンポーネントとを含む発振信号を生成するための装置。このコンポーネントは、正のリアクタンス回路、1つまたは複数の誘導性素子、またはクリスタルに結合された一対の誘導性素子を含む。この装置は、クリスタルに結合された可変キャパシタのような、発振信号の周波数を調整するための周波数同調コンポーネントを更に含む。負性抵抗回路は、デジタルインバータ回路、反転アナログ増幅器、または自己調整回路を含みうる。この装置は、負性抵抗回路に定常電流を供給するための静止電流ソースと、発振信号が、定義された定常状態に達するのを促進するために、スタートアップ中にのみ、負性抵抗回路にブースト電流を供給するためのスタートアップ電流ソースとを具備する。
(もっと読む)


【課題】簡単な構成でかつ、少ない消費電流で発振器の発振余裕を維持することができる。
【解決手段】VXT>Vtnの場合、コンデンサ22に充電されていた電荷が放電され、放電電流の一方がP−MOSFETを流れるドレイン電流Ibhと共にグランドに流れ、放電電流の他方が帰還抵抗34を介して水晶振動子20の他方の極に流れる。水晶振動子20の他方の極に流れた放電電流は、水晶振動子20の発振周波数に基いて発振される。発振された信号は、帰還抵抗34によって水晶振動子20の他方の極へ帰還されて発振を継続する。バック電位VDは、VD=VD2−(−VXT)となる。バック電位VDの値が大きくなるとP−MOSFET26のN型基板の空乏層が広がるため、P−MOSFET26の閾値電圧は小さくなり、ドレイン電流Ibhの量が少なくなる。 (もっと読む)


【課題】発振に係る電流消費を抑える。
【解決手段】圧電振動子12と帰還抵抗素子13を並列形態で入出力間に接続すると共にCMOS論理反転型回路で構成される増幅器11と、発振起動前において増幅器11の入出力レベルを固定化して発振を停止させておき、発振起動開始時において入出力レベルの固定化を解除し、発振起動開始の所定時間後に増幅器11の出力端にパルス信号を供給するCMOS論理回路で構成される制御回路14と、を備える。 (もっと読む)


【課題】 本発明は、製造上の手間を大幅に低減することができる発振器を提供することを目的とする。
【解決手段】 予め用意されている複数の動作モードの中から選択された動作モードに対応するデータを記憶する記憶部600と、記憶部600に記憶されているデータに基づいて、動作モードを判定する判定部700と、判定部700によって判定された動作モードに基づいて動作する電流源VI、電流源用スイッチSW30、インバータ用スイッチSW10及び温度補償部用スイッチSW20とを備える。 (もっと読む)


【課題】消費電流を低減すると共にクロック信号を早期に安定出力することができるクロック信号生成装置を提供する。
【解決手段】クロック信号生成装置は、水晶発振子からの発振信号を定電流値に応じて増幅して得られた増幅発振信号の振幅が閾値振幅を超過したと判別した場合に当該増幅発振信号に基づいてクロック信号を生成し、該クロック信号のクロックパルス総数が所定のパルス数を超過したと判別した場合に該定電流値を低減する。 (もっと読む)


【課題】同一のICを用いて広範囲の周波数に対応した圧電発振器を得る。
【解決手段】圧電振動子と、発振回路と、定電流回路と、メモリ回路と、を備えた圧電発
振器であって、前記発振回路は、トランジスタのコレクタとベースとの間にコレクタ電位
を決める第1の可変抵抗回路を有し、前記定電流回路は、複数のカレントミラー回路から
なり、出力電流に関わるカレントミラー回路のトランジスタ素子に第2の可変抵抗回路が
接続され、前記メモリ回路の出力部は、前記発振回路の第1の可変抵抗回路と、前記定電
流回路の第2の可変抵抗回路と、に信号線で接続され、前記定電流回路の出力電流を制御
し、前記トランジスタのコレクタ電位を制御する圧電発振器を構成する。 (もっと読む)


【課題】 ディレイ回路を設けたり、バイアス決定回路のバイアス点と波形整形回路のスレッショルドとを異ならせたりすることなく、消費電流を低減し、自励発振や異常発振を防ぐことができる水晶発振回路を提供する。
【解決手段】 水晶振動子21および水晶振動子21の出力を増幅し、電源電圧より低い定電圧源LDO1により駆動される発振増幅器22を有する水晶発振部2の出力に、電源電圧レベルにレベルシフトする結合コンデンサ3が接続され、その結合コンデンサ3の出力に、ソースがVddに、ゲートがVssに接続されたPチャネルMOSトランジスタ41およびソースがVssに、ゲートがVddに接続されたNチャネルMOSトランジスタ42のそれぞれのドレインが接続されたバイアス決定回路4が接続され、そのバイアス決定回路4の出力に振幅検知回路5、および波形整形回路6が接続されている。 (もっと読む)


【課題】低電圧動作が可能な圧電発振器を提供する。
【解決手段】圧電振動子19と、前記圧電振動子19に並列接続された増幅器41を構成するNMOSトランジスタ17とPMOSトランジスタ15と、前記圧電振動子19に並列接続された負荷容量20、21により構成される発振回路において、前記増幅器41を構成するNMOSトランジスタ17のゲート端子32とPMOSトランジスタ15のゲート端子30はDCカット容量22により接続され、NMOSトランジスタ17のゲート端子32と増幅器41の出力端子31は帰還抵抗16によって接続され、PMOSトランジスタ15のゲート端子30は、高周波除去抵抗23を介して任意のバイアス電圧が印加され、前記バイアス電圧は第2のPMOSトランジスタ25をダイオード接続することにより構成した回路によって発生する。 (もっと読む)


【課題】発振立ち上がり時間を大幅に短縮し、発振起動直後から発振出力が得られる発振回路を得ること。
【解決手段】反転増幅器1の入力端子電圧バイアス手段としてその入出力端子間に短絡手段7を併設するとともに、反転増幅器1出力を受け発振出力を行う出力バッファ回路を反転増幅器1の微小振幅出力を常に増幅し得る構成とし、発振起動時には反転増幅器1を活性化するとともに発振子5両端に電位差を与えて発振子5を励磁し、しかる後に上記短絡手段7を所定の期間のみ動作させ反転増幅器1の入出力端子間を短絡する。これによって、発振子5内の共振電流ピークが増大して発振子5の微小振動が助長されるので、早期の発振開始が可能となる。 (もっと読む)


【課題】消費電流が大きく、また、発振信号の振幅が小さかった。
【解決手段】第1のNPN型トランジスタと、第2のNPN型トランジスタと、水晶振動子と、第1の抵抗器と、第1のキャパシタと、第2のキャパシタと、を含み、第1のNPN型トランジスタのエミッタが、実質的に接地電位に接続され、第2のNPN型トランジスタのコレクタが、実質的に電源電位に接続され、第1のNPN型トランジスタのベースと第2のNPN型トランジスタのエミッタとが、接続され、水晶振動子及び第1の抵抗器は、第1のNPN型トランジスタのコレクタ及び第2のNPN型トランジスタのベース間で相互に並列接続され、第1のキャパシタは、第1のNPN型トランジスタのコレクタ及び電源電位間に接続され、第2のキャパシタは、第2のNPN型トランジスタのベース及びエミッタ間に接続されている。 (もっと読む)


【課題】 低消費電流化の貢献だけではなく、発振安定待ち時間を短縮し、カメラや車載電装部品などで要求されるシステムの起動を早めることを課題とする。
【解決手段】 入力信号を反転増幅して出力する反転増幅器(105)と、反転増幅器の入出力端子間に接続される振動子(103)と、振動子に並列に接続される帰還抵抗(104)と、振動子に接続され、振動子、反転増幅器及び帰還抵抗により発振する負荷時並列共振周波数又は並列共振周波数の信号に基づく第1のクロック信号を機能ブロックに出力する出力回路(106〜108)とを有する発振器が提供される。 (もっと読む)


1 - 12 / 12