【課題】 クロック発振回路のジッタが音質に重要だとは気が付かなかったか、ＣＭＯＳの発振回路のジッタ性能で十分だと思われていた。しかし、ジッタが多いと、音質的に十分でないことが判明した。そこで、高音質化のため低ジッタ化し、なおかつ高周波化、低電圧化、波形のエッジの急峻さ、波形の対称性を達成する必要性がある。
【解決手段】 ＣＭＯＳよりもノイズ特性に優れるバイポーラトランジスタを使い、これをコンプリメンタリ接続にすることで、低ジッタ、高周波化、低電圧化、波形のエッジの急峻さ、高い対象性を得ることができた。 （もっと読む）

【課題】圧電振動子の停止状態から安定発振に至る起動時間を短縮することが可能な発振回路を提供する。
【解決手段】発振回路１は、入力ノードＸＩＮと出力ノードＸＯＵＴとの間に互いに並列に設けられた圧電振動子ＸＯ、抵抗素子Ｒ１、および励振回路１０と、入力ノードＸＩＮと接地ノードＧＮＤとの間に設けられたコンデンサＣ１と、出力ノードＸＯＵＴと接地ノードＧＮＤとの間に設けられたコンデンサＣ２とを含む。励振回路１０は、従属接続されたＮＡＮＤ回路Ｌ１とインバータＬ２，Ｌ３とを含む。ＮＡＮＤ回路Ｌ１に入力されたイネーブル信号ＥｎａｂｌｅがＨレベル（活性状態）に切替わることによって圧電振動子ＸＯの発振が開始する。 （もっと読む）

【課題】発振に係る電流消費を抑える。
【解決手段】圧電振動子１２と帰還抵抗素子１３を並列形態で入出力間に接続すると共にＣＭＯＳ論理反転型回路で構成される増幅器１１と、発振起動前において増幅器１１の入出力レベルを固定化して発振を停止させておき、発振起動開始時において入出力レベルの固定化を解除し、発振起動開始の所定時間後に増幅器１１の出力端にパルス信号を供給するＣＭＯＳ論理回路で構成される制御回路１４と、を備える。 （もっと読む）

【課題】生産性に優れるとともに、さらなる小型化が可能な、圧電発振器及びセンサ並びにマルチセンサの提供。
【解決手段】生産性に優れるとともに、さらなる小型化が可能な、圧電発振器及びセンサ並びにマルチセンサは、少なくとも振動部１１と基部１２とを有する水晶基板１０と、振動部１１に形成された励振電極１４と、基部１２に形成された発振回路１５とを備え、発振回路１５は、ポリシリコンまたは単結晶シリコンからなる薄膜トランジスタを含んで形成されるとともに、励振電極１４と接続していることを特徴とする。 （もっと読む）

【課題】発振立ち上がり時間を大幅に短縮し、発振起動直後から発振出力が得られる発振回路を得ること。
【解決手段】反転増幅器１の入力端子電圧バイアス手段としてその入出力端子間に短絡手段７を併設するとともに、反転増幅器１出力を受け発振出力を行う出力バッファ回路を反転増幅器１の微小振幅出力を常に増幅し得る構成とし、発振起動時には反転増幅器１を活性化するとともに発振子５両端に電位差を与えて発振子５を励磁し、しかる後に上記短絡手段７を所定の期間のみ動作させ反転増幅器１の入出力端子間を短絡する。これによって、発振子５内の共振電流ピークが増大して発振子５の微小振動が助長されるので、早期の発振開始が可能となる。 （もっと読む）

【課題】外部クロック信号の入力時における出力クロック信号のDutyの変動を抑える。
【解決手段】発振回路は、内部電源電圧に対応した振幅で発振して内部クロック信号を発生する発振部３０と、スイッチ２８，２９と、トレラント入力回路用のＮＭＯＳ１３と、初段ドライバ１５と、カップリング容量２７とを有している。スイッチ２８，２９は、外部クロック信号がクロック端子１，２に入力される時にはオフ状態になり、発振部３０が発振する時にはオン状態になる。ＮＭＯＳ１３は、入力クロック信号の振幅をオン抵抗値により変化させてドレイン電極から出力する。初段ドライバ１５は、ＮＭＯＳ１３のドレイン電極の出力を駆動してクロック信号を出力する。カップリング容量２７は、入力クロック信号の立ち上がりの際にＮＭＯＳ１３のゲート電圧を変化させて前記オン抵抗値を一定に保つ。 （もっと読む）

【課題】 圧電振動子を用い微少質量を検出するＱＣＭ等のセンサー発振器、通信用の周波数基準に用いる発振器の発振回路に適用する。
【解決手段】 シミュレーションによって回路の発振条件を明確にし，その結果を元に発振回路の構成が容易で、電源変動特性に優れ、可変範囲が広く、さらに、信頼性の高い圧電発振回路を提供する。これにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクターを用いること無く誘導性の範囲まで大きくすることが可能となる。 （もっと読む）