【課題】発振子と発振回路とのインピーダンス整合を容易にとることができる発振回路及び発振器を提供する。
【解決手段】発振回路１００が、第１の入力端子４と、第１の出力端子５と、第１の入力端子４に接続される信号調整部１０と、第１の入力端子４及び第１の出力端子５に接続される信号形成部２０と、を含み、該信号調整部は、第１の素子１３、第１の抵抗１１、第２の抵抗１２及び第１のコンデンサー１４を有し、第１の素子１３は、一方端が第１の入力端子４に接続され、他の一方端が第１の抵抗１１の一方端、第２の抵抗の一方端及び第１のコンデンサーの一方端に接続され、第１の抵抗は、他の一方端が第１の電源２に接続され、第２の抵抗は、他の一方端が第２の電源３に接続され、第１のコンデンサーは、他の一方端が第２の電源に接続され、該信号形成部において、第１の出力端子から出力される信号は、第１の入力端子から入力された信号を基に形成される。 （もっと読む）

【課題】小型化及び低消費電力化を図ることができる磁気同調デバイス駆動回路及びそれを備えた測定装置並びに磁気同調デバイス駆動方法を提供する。
【解決手段】磁気同調デバイス駆動回路１０は、固定電圧を出力する電源に接続され、印加された出力電圧制御信号に応じた電圧を出力するスイッチング電源回路１１と、スイッチング電源回路１１の出力電圧を所望の同調周波数に応じた電流に変換して同調コイル５１に供給する定電流回路１２と、同調コイル５１の電圧の絶対値を所定値だけ大きくするシフト電圧を供給するシフト電圧供給部１３と、電流が供給された同調コイル５１の電圧とシフト電圧とを加算し、加算後の電圧を出力電圧制御信号としてスイッチング電源回路１１に出力する加算回路１４と、を備える。 （もっと読む）

【課題】集積回路上に構成可能で、容量可変比率が大きくかつＱ値が高く、ＶＣＯを構成した時に直線性の高い制御電圧と発振周波数の関係を実現する電圧可変型容量を提供すること。
【解決手段】下部電極を共通接続した複数のＭＯＳ型容量素子（CM1〜CMn）と、該複数のＭＯＳ型容量素子の上部電極に一端を接続し、他端を共通接続する同数の非電圧可変型容量（C1〜Cn）と、これらのＭＯＳ型容量素子と非電圧可変型容量の接続点に夫々異なる固定バイアス電圧を与える手段（VB1〜VBn及び抵抗）により構成され、前記複数のＭＯＳ型容量の共通接続された下部電極に制御電圧を加える。 （もっと読む）

【課題】水晶発振器の出力振幅の調整機能を簡易な構成で実現する。
【解決手段】水晶発振器は、電源に接続される電源端子（ＶＣＣ）と、接地電位に維持される接地端子（ＧＮＤ）と、電源端子と接地端子とに接続され、電源端子と接地端子との間に印加された電源電圧に基づく振幅レベルの発振信号（Ｖ０）を出力する水晶発振回路（６）と、イネーブル信号（ＶＥＮ１、ＶＥＮ２）が入力されるイネーブル端子（ＥＮ１、ＥＮ２）と、イネーブル端子と接地端子とに接続され、水晶発振回路から入力される発振信号を波形整形してイネーブル端子と接地端子との間のイネーブル信号の電圧に応じた振幅レベルの基準クロック信号（ＣＬＫ１、ＣＬＫ２）を出力するバッファ回路（２ａ、２ｂ）と、バッファ回路から出力される基準クロック信号が出力される出力端子（ＯＵＴ１、ＯＵＴ２）と、を備える。 （もっと読む）

【課題】本発明は、位相雑音の劣化原因によらず位相雑音を低減できる高周波二倍波発振器を提供することを目的とする。
【解決手段】トランジスタと、該トランジスタのベース側に接続された第一電気信号線路と、該第一電気信号線路に接続され他の端は接地された第一シャントキャパシタと、該トランジスタのコレクタ側に接続された第二電気信号線路と、該第二電気信号線路に接続され他の端は接地された第二シャントキャパシタと、該第一電気信号線路と該第二電気信号線路を接続する大容量キャパシタとを備える。該第一電気信号線路の線路長は、基本波信号の波長の１／４の値を奇数倍した長さから基本波信号の波長の１／１６の長さを減算した長さと、基本波信号の波長の１／４の値を奇数倍した長さに基本波信号の波長の１／１６の長さを加算した長さとの間の値である。 （もっと読む）

【課題】コンデンサへの充放電及び差動対を使用した発振回路において、回路規模や消費電力の増大を抑制しつつ安定した発振を可能とする。
【解決手段】トランジスタＭ１０は、トランジスタＭ１，Ｍ２からなる差動対に定電流ｉ１を供給する。Ｍ１には直列に抵抗Ｒ１が接続され、Ｍ１とＲ１との接続点の電位ＶＢがＭ２のゲートに印加される。一方、Ｍ１のゲートには、定電流ｉ２を生じるトランジスタＭ４と抵抗Ｒ２及びコンデンサＣ１の並列接続体との接続点の電位ＶＡが印加される。Ｍ４は、Ｍ２のオフ期間に定電流ｉ２を供給し、オン期間に定電流の供給を停止する。抵抗Ｒ２，Ｒ１それぞれの抵抗値をｒ２，ｒ１として、（ｒ１・ｉ１）＝（ｒ２・ｉ２）を満たすように設定する。 （もっと読む）

【課題】ウイーンブリッジ発振回路の自動利得制御回路を、低コストで実現する。
【解決手段】ウイーンブリッジ発振回路を構成するオペアンプの出力を、抵抗３により電流に変換してＮＰＮ型バイポーラトランジスタ１のベースに入力し、ＮＰＮ型バイポーラトランジスタ１のコレクタとエミッタ間の抵抗値を増減することにより、抵抗２と抵抗４とＮＰＮ型バイポーラトランジスタ１による合成抵抗を増減し、オペアンプの利得を増減する。 （もっと読む）

【課題】発振周波数を制御するＰＬＬ回路で生成可能な制御電圧の最大値を低電圧化しても、可変容量ダイオードに印加される電圧の可変範囲を広げることができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ること。
【解決手段】この電圧制御発振回路１は、発振用トランジスタ２と、可変容量ダイオード１６を有し発振用トランジスタ２に接続された共振回路１３と、電源電圧が印加される電源端子Ｔ２とグラウンドとの間に介挿されると共に可変容量ダイオード１６に対して並列に接続されたコレクタ抵抗ＲＣと、コレクタ抵抗ＲＣのグラウンド側の端部とグラウンドとの間に介挿され発振周波数を制御する制御電圧が印加される制御用トランジスタ２１とを具備する。 （もっと読む）

【課題】双方の信号線路の遅延を容易に一致させることができると共に、不要信号を相殺することができる。
【解決手段】この電圧制御発振回路は、発振回路部１と、発振信号を分岐すると共に互いに位相の反転した第１及び第２の信号を別々に出力する出力分波回路２と、出力分波回路２の出力段に並列に接続され同一構成を有し、トラップ周波数が異なるトラップ回路３、４と、トラップ回路の出力を合成する出力再合成回路とを備える。発振回路部１の電圧制御信号をトラップ回路３、４のバラクタダイオード３２，３４に印加してトラップ回路３、４のトラップ周波数を発振周波数に連動させる。 （もっと読む）

【課題】分配器を用いることなく、位相同期した多数の発振信号を供給すること。
【解決手段】発振信号の位相差が９０度である４位相の同一周波数の発振信号を出力する位相同期発振器アレイである。複数の閉線路２１〜２３から成る複数のリング共振器と、閉線路の全長を１／４分割した位置に設けられた４つのポート２１ａ〜２１ｄのうち隣接する２つのポート２１ｂ、２１ｃと、この閉線路２１に隣接する閉線路２２の隣接する２つのポート２２ａ、２２ｄ間を、それぞれ、負性抵抗として、接続する差動発振器３１ａ、３１ｂと、少なくとも何れか１方の端部に配置される閉線路２１において、その閉線路の４つのポートのうち、差動発振器が接続されていない２つのポート２１ａ、２１ｄに対して、９０度の位相差を有した信号を励振する励振装置３０とを有する。 （もっと読む）

【課題】 出力レベルを低下させることなく、電源雑音の影響を受けないようにして位相雑音の劣化を防止できる低雑音電圧制御発振回路を提供する。
【解決手段】 バッファ段１の増幅用トランジスタＴr2と発振段２の発振用トランジスタＴr1とをカスケード接続し、Ｔr2のコレクタには、コイルＬ1を介して電源電圧Ｖccが印加されると共に、出力端子Ｆoutが導き出され、Ｔr2のベースには、抵抗Ｒ1と抵抗Ｒ2で電源電圧を分圧した電圧が印加されると共に、コンデンサＣ1の一端が接続され、他端が接地され、Ｔr1のコレクタには、Ｔr2のエミッタが接続され、Ｔr1のベースには、共振回路２ａからの出力信号が入力されると共に、抵抗Ｒ3と抵抗Ｒ4でＴr2のエミッタの電圧を分圧した電圧が印加され、Ｔr1のエミッタには、抵抗Ｒ5とコイルＬ2を介して接地される。 （もっと読む）

【課題】９０度ハイブリッド回路を用いて、低周波の基本周波数から位相雑音特性に優れた高周波出力信号を効率よく取り出すことができるマイクロ波発振器を提供する。
【解決手段】第１の発振器１から基本周波数の第１の発振信号を出力し、第２の発振器２から第１の発振信号に対して逆位相となる基本周波数の第２の発振信号を出力する。９０度ハイブリット回路ＨＹＢ１が、第１の発振器１から出力された第１の発振信号と第２の発振器２から出力された第２の発振信号とを同位相で合成し、出力ポートＰ５から基本周波数ｆ１の４倍周波数の高周波信号を出力する。このとき、基本周波数ｆ１、２倍の周波数ｆ２、及び３倍の周波数ｆ３の振幅はゼロとなって出力されない。よって、基本周波数ｆ１の４倍周波数の高周波信号は低位相雑音となって出力される。 （もっと読む）

【課題】プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供する。
【解決手段】上記課題を解決するために、電流源回路１００に、ＭＯＳトランジスタＱ６とＱ７のドレイン電圧を入力としそれらの比較の結果を制御部１０４に出力するコンパレータ１０３と、コンパレータ１０３の出力に応じたデジタル制御信号を可変抵抗Ｒ１およびＲ２に出力して両抵抗値を変更する制御部１０４と、を有する抵抗値制御回路１０１を備える。 （もっと読む）

【課題】発振器において、発振周波数可変範囲を狭めることなく位相雑音を低減する。
【解決手段】バイポーラトランジスタＴｒ１のコレクタとベース間にバイアス回路を備える発振器において、電源Ｖｃｃとコレクタとの間に発振周波数よりも低いベースバンド周波数帯域において十分に高いインピーダンスを示す素子や回路、例えばベースバンドチョークコイル１６を接続する。ベースバンド周波数帯域のノイズ信号はチョークコイル１６により電源側に漏れることなくバイアス回路を介して負帰還される。チョークコイル１６の代わりにカレントミラー回路を設けてもよい。 （もっと読む）

【課題】複数の電圧制御発振器を有するにもかかわらず異常発振の有無検査の検査時間を短縮することができる発振回路を提供する。
【解決手段】動作電流がそれぞれ異なる値である第１から第ｎ（ｎは２以上の自然数）の電圧制御発振器ＶＣＯ１〜ＶＣＯｎと、１つの基準電圧生成回路ＲＶ０と、第１から第ｎ（ｎは２以上の自然数）のスイッチＳＷ１〜ＳＷｎとを備え、すべてのｋ（ｋ＝１〜ｎ）について、第ｋの電圧制御発振器ＶＣＯｋの直流バイアス入力端子Ｔ＿ｋと基準電圧生成回路ＲＶ０の直流バイアス出力端子Ｔ＿０との間に第ｋのスイッチＳＷｋが設けられており、第ｋのスイッチＳＷｋがオン状態のときに基準電圧生成回路ＲＶ０から第ｋの電圧制御発振器ＶＣＯｋの差動トランジスタにベースバイアス電圧が供給される発振回路。 （もっと読む）

【課題】ＦＭチューナのステレオ復調部における、パイロット信号をキャプチャするＰＬＬを構成するＶＣＯを、ＣＲ発振回路を用いて構成すると、温度に応じた発振周波数の変動に対応してキャプチャレンジが大きく設定される。そのため、パイロット信号の近傍周波数のノイズ等にＰＬＬが誤って同期しやすくなる。
【解決手段】ステレオ復調部７６を含むチューナ半導体チップ内に温度センサ回路９４を設け、ＶＣＯ部位の温度を検知する。温度センサ回路９４の出力信号Ｓ_ＴＰに基づいて、ＶＣＯの発振周波数ｆ_ＶＣＯを調整し、温度によるｆ_ＶＣＯの変動を補償する。これによりキャプチャレンジの幅を、セラミックレゾネータ等を用いた場合のように狭く設定できる。 （もっと読む）

【課題】分配器を用いることなく、位相同期した多数の発振信号を供給すること。
【解決手段】複数の発振周波数を同期させた発振器において、複数の発振器と、これらの複数の発振器のゲート／ベースを、全周長が発振周波数の１波長のマイクロストリップ線路から成る閉線路の各ポートに接続した線路で結合したリング共振器と、リング共振器の線路に挿入された励振位相を一方向に固定する励振方向固定装置とから成る発振装置である。閉線路間に配設される共通の発振器は、差動発振器で構成されている。 （もっと読む）

電圧制御発振器（ＶＣＯ）は出力バッファを有し、これは、第１のトランジスタを含む第１のバッファ段と、第２のトランジスタを含む第２のバッファ段とを備えている。第１および第２のトランジスタはカスケード接続されたエミッタフォロワバッファ回路として配置されている。
（もっと読む）

【課題】発振周波数を上昇させた場合であっても、電圧制御発振回路のコンデンサの充放電電流の増加を抑制する。
【解決手段】コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、コンデンサの充電電圧の最低電圧が第１電圧、充電電圧の最高電圧が第１電圧より高い第２電圧となるよう、コンデンサを繰り返し充放電する充放電回路と、入力電圧に応じて第１電圧と第２電圧との差を制御する制御回路と、を備える。 （もっと読む）

【課題】低電力損失、低ノイズで被制御信号に対する制御ができる。
【解決手段】制御入力端子８に入力された制御信号１７による＋電位及び制御出力端子９に制御信号１８による−電位が、電圧制御可変コンデンサ２１の電圧制御可変コンデンサ１（Ｃ１〜Ｃ４）の各電極に抵抗器Ｒを介して供給される。すると、電圧制御可変コンデンサ２１（Ｃ１〜Ｃ４）の各電極間の＋電位及び−電位による制御信号により、各電極間の電圧制御可変コンデンサ２１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が制御信号の電圧に影響なく発生する。 （もっと読む）