【課題】フィルタ回路の通過帯域特性を一定にするための回路の規模を低減できるフィルタ装置を得ること。
【解決手段】フィルタ装置は、半導体集積回路で形成されたフィルタ装置であって、フィルタ回路と、前記フィルタ回路の出力電圧と、目標の周波数通過帯域に対応した参照電圧との差に基づき、前記フィルタ回路の周波数通過帯域が前記目標の周波数通過帯域になるように調整する調整回路とを備えている。 （もっと読む）

【課題】制御帯域を広げたときに生じる振動周波数成分を抑制するよう自動的にノッチフィルタを調整する。
【解決手段】適応ノッチフィルタは、共振が生じ得る制御対象への制御入力を生成するための信号に含まれる当該制御対象の固有振動数成分を抑制するためのノッチフィルタと、ノッチフィルタの中心周波数及びノッチ幅を含むパラメタを調整するためのパラメタ調整部と、を備える。パラメタ調整部は、制御対象の制御帯域を広げたときに生じた振動周波数成分とノッチフィルタの中心周波数との関係に応じて、調整されるべきノッチフィルタのパラメタを選択する。 （もっと読む）

【課題】設計の自由度を失うことなく、ＳＣ回路を構成するスイッチのクロック周波数を高く、且つカットオフ周波数を低くする場合において面積をより小さくできるＳＣ回路を用いたＨＰＦ等を提供する。
【解決手段】スイッチトキャパシター回路を用いたＭ（Ｍは２以上の整数）次のハイパスフィルター１０は、第１の入力端、第２の入力端及び出力端を備える第１のオペアンプをＯＰ１と、第１の入力キャパシターＣ１とを有する第１のスイッチトキャパシター積分器１００_１を含み、第１の入力端に、前記ハイパスフィルター１０の入力信号Ｖ_ＩＮが供給され、第２の入力端に、出力端から帰還された帰還信号が第１の入力キャパシターＣ１を介して供給され、出力端からハイパスフィルター１０の出力信号Ｖ_ＯＵＴが出力される。 （もっと読む）

【課題】設計の自由度を失うことなく、ＳＣ回路を構成するスイッチのクロック周波数を高く、且つカットオフ周波数を低くする場合において面積をより小さくできるＳＣ回路を用いたＨＰＦ等を提供する。
【解決手段】スイッチトキャパシター回路を用いたＭ（Ｍは２以上の整数）次のハイパスフィルターは、第１の入力端、第２の入力端及び出力端を備える第１のオペアンプＯＰ１と、第１の入力キャパシターＣ１と、出力端から帰還される帰還信号に対してハイパスフィルターのゲイン調整を行うゲイン調整回路ＧＡ１とを有する第１のスイッチトキャパシター積分器１００_１を含み、第１の入力端に、ハイパスフィルターの入力信号Ｖ_ＩＮが供給され、第２の入力端に、帰還信号が第１の入力キャパシターＣ１を介して供給され、出力端からハイパスフィルターの出力信号Ｖ_ＯＵＴが出力される。 （もっと読む）

【課題】ｇｍ−Ｃフィルタの周波数補正方法を提供する。
【解決手段】周波数補正方法は、周波数補正回路が、ｇｍ−Ｃオシレータから出力され、工程変化を表わすオシレーション信号の周波数と基準コードとによって、ｇｍ−Ｃフィルタのカットオフ周波数を調節することができる補正コードを生成する段階と、周波数補正回路が生成された補正コードが、基準コードの範囲内に属するか否かを判断する段階と、周波数補正回路が、判断結果によって生成された補正コードをｇｍ−Ｃフィルタに出力するか、またはｇｍ−Ｃオシレータのトランスコンダクタンスとｇｍ−Ｃフィルタのトランスコンダクタンスとを調節するための可変電流を生成する段階と、を含む。 （もっと読む）

【課題】調整機能を有する複数のフィルタにおいて、高い調整精度を有し、かつ低消費電流化が容易なフィルタのバラツキ調整を可能にする。
【解決手段】位相差検出器１０４により、複数のモードの切り替えを有する基準フィルタ１０３における前後の位相差をカウンタ１０５にてカウントし、基準フィルタ１０３のバラツキを検出する。その際、主フィルタ１０９を調整する時には基準フィルタ１０３を第１のモードに設定し、主フィルタ１１１を調整する時には基準フィルタ１０３を第２のモードに設定することで、複数の主フィルタ１０９，１１１に対して、より精度の高いフィルタ調整を行う。検出結果から得られる主フィルタ１０９の調整結果はレジスタ１０８に、主フィルタ１１１の調整結果はレジスタ１１０に保持し、調整後はフィルタ調整に関する部材をすべて動作停止し、低消費電力化を図る。 （もっと読む）

【課題】回路を構成する素子の特性バラツキの影響を受けることなく、信号伝送で減衰した成分が補償された良好な信号が得られるイコライザ回路を提供する。
【解決手段】入力される電圧信号をトランスコンダクタンスにより電流に変換して、その出力に応じて各容量負荷の充放電を行い、容量負荷毎に期間を異ならせて、電圧信号に応じた電流による容量負荷からの電荷の引き抜きと電圧信号に応じた電流による容量負荷への電荷の注入とを行うようにして、デジタルフィルタにおけるハイパスフィルタの機能を実現し、素子の特性バラツキの影響を受けることなくイコライズ機能を実現できるようにする。 （もっと読む）

【課題】周波数に敏感な回路のための周波数応答調節器、及び回路の周波数応答を調節する方法を提供する。
【解決手段】周波数に敏感な回路の充電状態を第１の電圧として測定し出力する時定数センサと、第１の電圧をサンプルし、第１の電圧を変換して得られる結果である第２の電圧を出力する変換器と、トリミング要素アレイと、トリミング要素アレイから少なくとも１つのトリミング要素を選択するために第２の電圧を利用するセレクタとを含んでいる。この方法は、回路の時定数を感知することと、この感知を第１の電圧として出力することと、第１の電圧を、固定された間隔にわたってサンプルすることと、サンプルした第１の電圧を、第２の電圧に変換することと、第２の電圧を使ってトリミング要素アレイから、少なくとも１つのトリミング要素を選択する。 （もっと読む）

【課題】アナログ式のアクティブフィルタ回路において、起動時に出力が安定するまでの時間の短縮を実現する。
【解決手段】アクティブフィルタ回路は、第１抵抗Ｒ１と、演算増幅器３と、第２抵抗Ｒｆと、キャパシタＣｆと、スイッチＳＷ１とを具備する。演算増幅器３は、＋入力端子に基準電圧Ｖｒｅｆを供給され、−入力端子に第１抵抗Ｒ１を介して入力電圧Ｖｉｎを供給される。第２抵抗Ｒｆは、一端を演算増幅器３の出力端子に、他端を−入力端子にそれぞれ接続されている。キャパシタＣｆは、一端を出力端子に接続されている。スイッチＳＷ１は、起動時にキャパシタＣｆの他端を＋入力端子に接続し、所定時間経過後にキャパシタＣｆの他端を−入力端子に接続するように切り替わる。 （もっと読む）

【課題】電荷の移動に伴う過渡現象が出力に与える影響を抑止すること。
【解決手段】入力端に入力された電圧信号を電流信号に変換するトランスコンダクタンスアンプ１０２と、複数のキャパシタから構成され、トランスコンダクタンスアンプ１０２から出力された電流信号が周期毎に各キャパシタへ順次に入力されるキャパシタ集合体と、電流信号が入力された１群のキャパシタを互いに接続し、当該１群のキャパシタに蓄積された電荷を加算するシェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳと、シェアスイッチＳ１ａＳ〜Ｓ４ａＳ，Ｓ１ｂＳ〜Ｓ４ｂＳにより電荷が加算された後、１群のキャパシタのうちの少なくとも１つのキャパシタを出力端に接続するダンプスイッチＳ１ａＤ〜Ｓ４ａＤと、を備える。 （もっと読む）

【課題】フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能なフィルタ回路を提供すること。
【解決手段】フライングキャパシタと、フライングキャパシタの入力端と出力端との間に、フライングキャパシタと並列に設けられるキャパシタと、を備えるフィルタ回路は提供される。フライングキャパシタの入力端と出力端との間に所定の容量を有するキャパシタを設けることで、フライングキャパシタを備えるフィルタ回路において、急峻な減衰特性を備えることが可能となる。 （もっと読む）

【課題】Ｃ／Ｎを改善することができる位相同期回路におけるループフィルタを提供する。
【解決手段】本発明の位相同期回路におけるループフィルタ１は、増幅回路２、第１のローパスフィルタ３、第２のローパスフィルタ４、電圧供給回路１７、スイッチング素子５を備える。第２のローパスフィルタ４は、増幅回路２の出力端子２ａと第１のローパスフィルタ３との間に接続され、バイアス電圧を供給する電圧供給回路１７にも接続される。スイッチング素子５は、第２のローパスフィルタ４の接続状態を制御し、増幅回路２から出力された制御電圧が所定の電圧以下に降下したときに自動的にオンとなるように形成される。 （もっと読む）

【課題】映像信号多重デジタル伝送システムのケーブル長が延びたときの伝送波形を改善する。
【解決手段】一つの伝送路を時分割により、双方向にデジタル化した映像信号を送受する多重伝送装置において、送信側と受信側とにそれぞれ複数の増幅器を有し、受信側に波形等化器を有し、伝送路が長い場合は、送信側では抵抗で帰還回路を構成した電流帰還演算増幅器で高増幅度とし、受信側では、負入力の接地抵抗と、基本波周波数インピーダンスが負入力抵抗の約半分で３次高調波周波数インピーダンスが負入力抵抗の約３倍のフェライトビーズを電流帰還演算増幅器の出力と負入力間に設けた電流帰還演算増幅器とで基本波周波数以下の低周波数成分を減衰させ、３次高調波成分を増強する。伝送路が短い場合は、送信側も受信側も抵抗で帰還回路を構成した電流帰還演算増幅器で０ｄＢ（特性整合損失を除けば＋６ｄＢ）の増幅度とする。 （もっと読む）

【課題】中心周波数を調整する周波数チューニングが容易に行えるフィルタ回路を提供する。
【解決手段】
本発明に係るフィルタ回路１０は、チューニング時、スイッチ回路４を導通状態として、トランスコンダクタンス回路６を含むフィードバックループを有する発振回路８を構成する。発振回路８は、スイッチ回路４によりＬＣＲタンク回路２をバイパスして、ＬＣＲタンク回路１とインダクタ３とを負荷回路としている。上記フィードバックループは、発振回路８の出力をトランスコンダクタンス回路６に入力する。スイッチ回路４を用いて以上のように発振回路８を構成することで、フィルタ回路１０の中心周波数と発振回路８の発振周波数とが同一となる。それゆえ、特許文献１に開示されている自動チューニング技術を用いて容易に周波数チューニングを行うことができる。 （もっと読む）

【課題】回路素子数を低減し、回路面積の低減，回路電流の減少を実現する。
【解決手段】スイッチＳＷ１０は、増幅器５１の反転出力端から増幅器５０の反転入力端に至る経路に挿入され、スイッチＳＷ１１は、増幅器５１の非反転出力端から増幅器５０の非反転入力端に至る経路に挿入され、スイッチＳＷ１２は、増幅器５０の非反転出力端から増幅器５１の反転入力端に至る経路に挿入され、スイッチＳＷ１３は、増幅器５０の反転出力端から増幅器５１の非反転入力端に至る経路に挿入され、制御信号Ｓ１４に応答してスイッチ（ＳＷ１０，ＳＷ１１，ＳＷ１２，ＳＷ１３）のON/OFFを制御し、当該経路を導通/遮断制御することにより、帯域制限すべき帯域をLow-IF方式の帯域またはZero-IF方式の帯域に切替える。 （もっと読む）

【課題】半導体装置の受信部に小占有面積と消費電力が小さく且つ良好な受信品質とを得る。
【解決手段】受信して周波数変換された信号のＤＣオフセットを除去するハイパスフィルタ（１０，１５）は、ＣＲフィルタを有し、ＣＲフィルタの抵抗素子に流れる電流を選択的に増やすことによってハイパスフィルタの入力インピーダンスを大きくするブートストラップ回路（３６）を備える。ＷＣＤＭＡ又はＨＳＤＰＡ方式に応じてハイパスフィルタの遮断周波数を切換える。ＷＣＤＭＡによる受信のときはブートストラップ回路を非活性として遮断周波数を高くする。ＨＳＤＰＡによる受信のときはブートストラップ回路を活性として遮断周波数を低くする。ＣＲフィルタ回路の抵抗素子に電流を流すブートストラップ回路を採用することによりＣＲフィルタ回路のチップ占有面積の増大を抑えて低いカットオフ周波数を実現することができる。 （もっと読む）

【課題】本発明は、所定の近傍妨害波除去比を確保しつつ、回路構成の規模を抑え占有面積を削減できるフィルタ回路及びこれを用いた通信用半導体装置を提供することを目的とする。
【解決手段】本発明は、アナログ信号をフィルタリングするフィルタ回路４である。そして、当該フィルタ回路４は、アナログ信号を電圧から電流に変換する電圧電流変換回路４１と、電圧電流変換回路４１で変換された電流を複数のキャパシタにチャージ又はディスチャージすることで信号処理を行うキャパシタアレイ４３とを備えている。さらに、キャパシタアレイ４３は、複数のキャパシタを複数段に分け、前段のキャパシタにおいて平均化した信号を次段のキャパシタに順次蓄積させる処理を行う。 （もっと読む）

【課題】信号生成装置、フィルタ装置、信号生成方法およびフィルタ方法を提供すること。
【解決手段】信号レベルが第１のレベルと第２のレベルの間で遷移し、各々が同一の周波数および所定の位相の差分を有する複数の基礎信号であって、任意の基礎信号の信号レベルが第１のレベルである期間、および該任意の基礎信号に対して前記所定の位相遅れを有する次の基礎信号の信号レベルが第１のレベルである期間が重複する複数の基礎信号を生成する多相発振部と、前記各基礎信号の第１のレベルから第２のレベルへの遷移時点を、前記各基礎信号の前記次の基礎信号の第２のレベルから第１のレベルへの遷移時点以前に変化させてパルス信号を生成する遷移時点可変部３００と、を備える信号生成装置。 （もっと読む）

【課題】 フィルタの周波数特性の校正を簡易に精度よく実施する。
【解決手段】 フィルタ回路は、ローパスフィルタと、ローパスフィルタの周波数特性を校正する校正回路とを備えて構成される。校正回路は、負帰還回路と、制御回路とを備えて構成される。負帰還回路は、フィルタ回路の校正モード時に、ローパスフィルタに負帰還を与えてループ回路を形成するとともにループ回路の利得を１より大きくすることによりループ回路を発振させる。制御回路は、フィルタ回路の校正モード時に、ループ回路の発振周波数が所定範囲内に収まるようにローパスフィルタの周波数特性を制御する。 （もっと読む）

【課題】本発明は、ゼロIF方式と低IF方式を共用するフィルタ回路において、回路構成を簡素化することによりチップ面積が消費電力を低減する。
【解決手段】受信信号から分離されたI成分(I_in,I_inx)及びQ成分(Q_in,Q_inx)に対して、それぞれ設けられたゼロIF方式の第1及び第2の実フィルタ(7,8)と、該ゼロIF方式から低IF方式への切替信号を受けたとき該第1及び第2の実フィルタ(7,8)間を相互素子(R21a〜R64b)で接続して複素フィルタにするスイッチ部(SW)とを備える。 （もっと読む）