【課題】トランスコンダクタンスを精度良く調整することができるトランスコンダクタンス調整回路、回路装置及び電子機器等を提供すること。
【解決手段】トランスコンダクタンス調整回路１００は、第１の信号Ｉ及び第１の信号Ｉと位相が９０度異なる第２の信号Ｑが入力され、第１、第２の抵抗素子ＲＡ１と、第１、第２のキャパシターＣＡ１、ＣＡ２と、演算トランスコンダクタンス増幅器で構成される中心周波数シフト回路１１０と、トランスコンダクタンス調整信号ＡＧＭを出力する調整信号生成回路１２０とを含む。調整信号生成回路１２０は、第２の信号Ｑと第１の出力信号ＯＩとに基づいて、又は第１の信号Ｉと第２の出力信号ＯＱとに基づいて、又は第１の信号Ｉと第１の出力信号ＯＩとに基づいて、又は第２の信号Ｑと第２の出力信号ＯＱとに基づいて、トランスコンダクタンス調整信号ＡＧＭを生成する。 （もっと読む）

【課題】 選択する容量の数に関わらずにそのオン抵抗を一定に保つことができる可変インピーダンス装置及びそれを用いた無線システムを提供する。
【解決手段】 一対の入出力端子１０１、１０２と、一対の入出力端子間に並列に接続された複数の回路ブロックＢＬ１〜ＢＬ４と、を備え、回路ブロックは、一対の入出力端子の一方に一端が接続された容量性回路要素Ｃ１〜Ｃ４と、容量性回路要素の他端と一対の入出力端子の他方との間に互い並列に接続された回路ブロックの数以上の数のスイッチ素子ＳＷ１−１〜ＳＷ４−４を備えるスイッチ回路ＳＷ１〜ＳＷ４と、を備える。 （もっと読む）

【課題】ＤＣオフセットキャンセル動作の動作期間を短縮する。
【解決手段】フィルタ処理と増幅機能を有するアクティブローフィルタ３００の差動出力端子に２個の校正抵抗Ｒ２２の一方の端子が接続され、２個の校正抵抗Ｒ２２の他方の端子に電圧比較器ＣＭＰの２個の入力端子と切り換えスイッチＳＷＩＯの２個の端子が接続される。ＤＣオフセット電圧低減のデジタル制御信号ＤＡＣＳ、ＤＡＣ２…ＤＡＣ０を算出する算出期間で、デジタルアナログ変換器ＤＡＣ０のアナログ電流による一方の校正抵抗Ｒ２２の電圧降下に依存する校正電圧を電圧比較器ＣＭＰが検出する。ＤＣオフセット電圧を低減する校正期間では、デジタル制御信号に応答したデジタルアナログ変換器の校正アナログ電流が切り換えスイッチＳＷＩＯを介してフィルタ３００の入力側に流される。 （もっと読む）

【課題】 一様な外乱磁界の影響を除去しつつ、磁気アイソレータの小型化を図る。
【解決手段】 設置基板１上に設けられた第１の絶縁層２及び第２の絶縁層４と、第１の絶縁層２上に配置された第１の磁気抵抗効果素子３ａ、第２の磁気抵抗効果素子３ｂ、第３の磁気抵抗効果素子３ｃ及び第４の磁気抵抗効果素子３ｄと、第２の絶縁層２上に配置され、各磁気抵抗効果素子に対向して設けられた信号入力導体５ａと、信号入力折返し導体５ｂとを信号入力接続線５ｃを介してミアンダライン状に接続されるよう構成された信号入力線５とを備え、信号入力線５に信号電流が通電されることにより第１の磁気抵抗効果素子３ａ及び第２の磁気抵抗効果素子３ｂに印加される磁界の方向と、第３の磁気抵抗効果素子３ｃ及び第４の磁気抵抗効果素子３ｄに印加される磁界の方向とが、互いに逆方向となるように信号入力線５が構成されたことを特徴とする。 （もっと読む）

【課題】抵抗を広い範囲で変化させることができる可変抵抗制御回路及び可変抵抗器を提供すること
【解決手段】本発明にかかる可変抵抗制御回路は、電源１０と、電源１０よりも低い電位を有する電源１１との間に設けられ、電源１０と接続される抵抗２１と、電源１０と、電源１１との間に設けられ、前記抵抗２１と直列に接続されるＭＯＳトランジスタ３１と、電源１０と、電源１１との間に設けられ、前記ＭＯＳトランジスタ３１と直列に接続されるＭＯＳトランジスタ３２と、抵抗２１とＭＯＳトランジスタ３１との節点における電圧と、制御電圧とに基づいて、ＭＯＳトランジスタ３２にゲート電圧を出力するオペアンプ４１とを備え、オペアンプ４１は、ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対してゲート電圧を出力するものである。 （もっと読む）

【課題】外付けの基準抵抗と半導体集積回路に形成した抵抗の遅延量を比較して、半導体集積回路に形成した抵抗の抵抗値を補正する抵抗値補正回路を提供する。
【解決手段】半導体集積回路に形成した抵抗２９と半導体集積回路の外部に設けられた基準抵抗３３に予め設定された周期のクロック信号を入力し、抵抗２９から出力された第１の信号Ａ１と基準抵抗３３から出力された第２の信号Ａ２との遅延差を検出する遅延判定回路３と、直列接続される複数のフリップフロップにより構成されるフリップフロップ部に、遅延判定回路３で遅延差を計測開始と同時にクロック信号を入力し、フリップフロップごとに順次クロック信号を遅延させ、フリップフロップごとに遅延信号を出力し、遅延差が発生している期間に出力された遅延信号を選択して出力するばらつき検出回路と、を備える抵抗値補正回路１である。 （もっと読む）

【課題】周波数に依存しない伝達特性が改善された増幅器、及びジャイレータ回路の提供。
【解決手段】位相シフタ部２に接続されたトランスコンダクタ・デバイス１を備えた増幅回路Ａ１。位相シフタ部２は、位相シフトが調整可能で、入力信号の周波数に少なくとも部分的に依存するインピーダンスを有している。使用時に、調整可能な位相シフトは、トランスコンダクタ・デバイス１の位相シフトと実質的に反対の値となる様に調整され、実施形態として、位相シフタ部２は、キャパシタ・デバイスＣと可調抵抗デバイスＲとを含み、可調抵抗デバイスＲは、抵抗値制御信号を受信する入力接点Ｒｉｎ、キャパシタ・デバイスに接続された第１の出力接点Ｒｏｕｔ１、及びトランスコンダクタ・デバイスに接続された第２の出力接点Ｒｏｕｔ２を有する増幅デバイスＲを含み、増幅回路Ａ１は更に、抵抗値制御信号を増幅デバイスの入力接点に供給する制御デバイスを備えている。 （もっと読む）

【課題】ＬＣフィルタをシミュレートすることで低素子感度フィルタの実現を可能にするアクティブ低域フィルタ回路を提供する。
【解決手段】信号入力端子から直列に複数個の抵抗Ｒを接続し、信号入力端子側からの各抵抗の接続点に順次演算増幅器Ａ１、・・・・Ａｎ−１の非反転入力端、出力端、反転入力端の順に接続し、各演算増幅器の非反転入力端と接地間に従来のＬＣフィルタの設計法を用いて求めた値のコンデンサＣ１、・・・・Ｃｎ、および演算増幅器の非反転入力端間にＣ１，３、・・・・Ｃｎ−１，ｎを接続し、前記の直列に接続された複数個の抵抗Ｒの最終端から出力信号を取り出す。 （もっと読む）

【課題】タップ係数として任意の値を設定することができるフィルタを得ることを目的とする。
【解決手段】キャパシタ１１，３１により充電された電荷とキャパシタ１３，３３により充電された電荷の総和を出力端子Ｐに出力し、キャパシタ１２，３２により充電された電荷とキャパシタ１４，３４により充電された電荷の総和を出力端子Ｎに出力する。これにより、キャパシタ１１〜１４，３１〜３４の容量値Ｃ_pp，Ｃ_pn，Ｃ_np，Ｃ_nnを適宜変更することで、タップ係数として任意の値を設定することができる。 （もっと読む）

【課題】映像信号多重デジタル伝送システムのケーブル長が延びたときの伝送波形を改善する。
【解決手段】一つの伝送路を時分割により、双方向にデジタル化した映像信号を送受する多重伝送装置において、送信側と受信側とにそれぞれ複数の増幅器を有し、受信側に波形等化器を有し、伝送路が長い場合は、送信側では抵抗で帰還回路を構成した電流帰還演算増幅器で高増幅度とし、受信側では、負入力の接地抵抗と、基本波周波数インピーダンスが負入力抵抗の約半分で３次高調波周波数インピーダンスが負入力抵抗の約３倍のフェライトビーズを電流帰還演算増幅器の出力と負入力間に設けた電流帰還演算増幅器とで基本波周波数以下の低周波数成分を減衰させ、３次高調波成分を増強する。伝送路が短い場合は、送信側も受信側も抵抗で帰還回路を構成した電流帰還演算増幅器で０ｄＢ（特性整合損失を除けば＋６ｄＢ）の増幅度とする。 （もっと読む）

【課題】 可変する回路定数を減らし、かつ、回路定数の可変範囲を同じにしても、Ｑの変動が大きくならないようにする。
【解決手段】 ＶＣＶＳ型の２次ＨＰＦ２０Ｂ、３０Ｂを縦続接続し、ＨＰＦ２０Ｂの内、抵抗値を大から小へ可変したときカットオフ周波数が低から高へ変化し、Ｑが大から小へ変化する抵抗Ｒ２２と、ＨＰＦ３０Ｂの内、抵抗値を大から小へ可変したときカットオフ周波数が低から高へ変化し、Ｑが小から大へ変化する抵抗Ｒ３２を互いに連動して抵抗値が可変するようにする。可変抵抗Ｒ２２とＲ３２を連動して可変したとき、各ＨＰＦ２０Ｂ、３０ＢのＱが相補的に変動するようにしたので、Ｑの変動を小さく抑えることができる。各ＨＰＦ２０Ｂ、３０Ｂはカットオフ周波数の可変範囲、Ｑに対する設計自由度が高く、Ｒ２２とＲ３２の可変範囲を同じにしながらＱがほぼ一定にすることができる。 （もっと読む）

【課題】複数のノイズパルスが連続して印加される場合においてもノイズを除去する能力を高めたノイズ除去回路を含む半導体集積回路を提供する。
【解決手段】この半導体集積回路は、入力信号を遅延する直列接続された複数の遅延回路と、複数の遅延回路によって互いに時間差が与えられた少なくとも３つの信号の論理積を求めることによってセット信号を生成する第１の論理回路と、複数の遅延回路によって互いに時間差が与えられた少なくとも３つの信号の論理和を求めることによってリセット信号を生成する第２の論理回路と、第１の論理回路によって生成されるセット信号によってセットされ、第２の論理回路によって生成されるリセット信号によってリセットされることにより、正論理の入力信号からパルス状のノイズが除去された出力信号を生成するＲＳラッチ回路とを具備する。 （もっと読む）

【課題】映像信号処理回路に用いられる遅延回路の回路規模の抑制化を適切に実現する。
【解決手段】スイッチドキャパシタ技術に基づくサンプルホールド回路として構成される遅延回路において、メモリ単位１１１の個数を省略した場合に、第２のキャパシタＣ５と、オン時に第２のキャパシタＣ５に入力信号ＩＮの電圧値を保持させる第３のスイッチング素子Ｔ１と、差動増幅器１５０の非反転入力端子に接続される信号ラインＬ１０と接続されオン時に第２のキャパシタＣ５に保持された入力信号ＩＮの電圧値を出力する第４のスイッチング素子Ｔ２と、を備え、シフトレジスタ１２０の最終段のフリップフロップＦＦ５よりトリガービットＴＸがシフト出力されてから、シフトレジスタ１２０の初段のフリップフロップＦＦ１よりトリガービットＴＸがシフト出力されるまでの間、第３及び第４のスイッチング素子Ｔ１、Ｔ２をクロック信号ＣＬＫと同周期でオンオフさせて信号ラインＬ１０にスイッチングノイズを重畳させる。 （もっと読む）

【課題】出力端子に高電圧が入力された場合でもその影響をより少なくするとともに、広帯域なアイソレーション特性を持つ広帯域分配器を提供する。
【解決手段】入力端子１に一端が接続された第１の容量５と、前記第１の容量の他端にゲート端子が接続された第１のＦＥＴ６と、前記第１のＦＥＴのドレイン端子と第１の容量の一端の間に接続された第１のフィードバック回路４と、第１のＦＥＴのソース端子６Ｓとグランド間に接続された第１のソース回路７と、第１のＦＥＴのドレイン端子と第１の出力端子２間に接続された第２の容量８とからなる第１の増幅器と、前記入力端子と第２の出力端子３間に接続され、第３の容量１０、第２のＦＥＴ１１、第２のフィードバック回路９、第２のソース回路１２及び第４の容量１３からなる第２の増幅器と、第１のＦＥＴのソース６Ｓと第２のＦＥＴのソース１１Ｓ間に接続されたアイソレーション回路１４により構成される。 （もっと読む）

【課題】回路構成を複雑にすることなしに、そのインダクタンス値及びその内部抵抗値を個別に設定することが可能な浮動アクティブインダクタを提供する。
【解決手段】第１及び第２入力端子１、２間に直列接続された浮動インダクタ回路Ａ及び浮動負性抵抗回路Ｂと、それらの回路Ａ、Ｂの直列接続点３を備え、第１及び第２入力端子１、２間に浮動アクティブインダクタが形成されるもので、浮動インダクタ回路Ａは、第１入力端子１と直列接続点３間に直列接続された第１キャパシタ４、第１抵抗５、第２キャパシタ６と、第１キャパシタ４の両端に第１低抵抗８を介して接続された第１電圧フォロワ８と、第２キャパシタ６の両端に第２低抵抗を介して接続された第２電圧フォロワ８からなり、浮動負性抵抗回路Ｂは、直列接続点３と第２入力端子２間に直列接続された第２乃至第６抵抗１１〜１５と、第２及び第３抵抗１１、１２に接続された第１オペアンプ１６と、第５及び第６抵抗１４、１５に接続された第２オペアンプ１７からなる。 （もっと読む）

【課題】電荷蓄積用キャパシタに蓄積された情報を破壊することなく読み出すことのできるスイッチト・キャパシタ型の遅延回路を提供する。
【解決手段】遅延セル１１〜１３は、書き込み信号Ｗが入力されたときに入力端子ＩＮへ入力される電流を取り込み、その取り込んだ電流の大きさに応じた電荷をキャパシタＣ１に蓄積し、そのキャパシタＣ１の出力電圧で電流源のＮＭＯＳトランジスタＭ１の出力電流の大きさを制御し、読み出し信号Ｒが入力されたときにその出力電流を出力する。書き込み制御用のシフトレジスタ２は、遅延セル１１〜１３へ入力する書き込み信号Ｗ１〜Ｗ３を制御し、遅延セル１１〜１３への電流の取り込みタイミングを１個ずつ遅延させる。読み出し制御用のシフトレジスタ３は、遅延セル１１〜１３へ入力する読み出し信号Ｒ１〜Ｒ３を制御し、電流の取り込み終了後の遅延セル１１〜１３からの電流の出力タイミングを制御する。 （もっと読む）

【課題】チップ面積を縮小させ、電力効率を向上させた差動単相変換回路を提供すること。
【解決手段】差動単相変換回路１は、ソースフォロア増幅器１０とソース接地増幅器２０から構成される。ソースフォロア増幅器１０は、差動信号の非反転信号ＩＮを同相のまま出力する。ソース接地増幅器２０は、差動信号の反転信号ＩＮＸを反転させて、非反転信号ＩＮと同位相にする。点Ａにおいて、共に同相の２つの差動信号ＩＮ、ＩＮＸが加算されて単相信号ＯＵＴとして出力される。 （もっと読む）

【課題】ダイナミックレンジを制限する寄生キャパシタンスを持ち込まず、挿入損失の低い無線周波数信号の減衰回路を提供する。
【解決手段】無線周波数のためのスイッチ（６００）は、可変分路要素と直列伝達要素とを含む。可変分路要素及び直列伝送要素のインピーダンスは、入力端子（ＩＮ）における減衰回路のインピーダンスがすべての減衰レベルについて公称値となるように選定されており、これにより、高周波数における低損失が実現される。 （もっと読む）

信号有向グラフを用いてフィルタ内の寄生信号伝達を識別するステップと、補償経路をフィルタに追加して寄生信号伝達の影響を低減または解消するステップとを具えた方法を提供する。これに対応するフィルタを提供し、このフィルタは、１つ以上のフィルタ極を生成する複数の増幅段と、これらの増幅段の少なくとも１つに結合された少なくとも１つの構成部品であって、フィルタ内に寄生効果を生じさせる構成部品と、上記少なくとも１つの増幅段に補償電流を加えて、この寄生効果を低減または解消する手段とを具えている。さらにラジオ受信機を提供し、このラジオ受信機は、同相及び直交信号を受信してフィルタ処理するフィルタと、フィルタ処理した同相及び直交信号の一方を受信して増幅する増幅器と、フィルタ処理して増幅した同相または直交信号をこの増幅器から受信し、上記同相または直交信号の他方を、上記フィルタ処理して増幅した信号から再生する手段とを具えている。
（もっと読む）