【課題】 クロックの立ち上がり及び立ち下がりに同期した内部クロックを生成するＤＬＬ回路においては、高精度が要求されることから回路規模が大きくなるという問題がある。
【解決手段】 Rise用の遅延調整回路とFall用の遅延調整回路を備え、Fall用の遅延調整回路にはRise用の遅延調整回路でRise側を調整したクロックを入力する。入力されるクロックのRise側が調整されていることから、Fall側の遅延差は非常に小さくなる。そのため、Fall用の遅延調整回路、カウンタの回路規模が大幅に削減できる。その結果少ない回路規模で、高精度のＤＬＬ回路が得られる。 （もっと読む）

【課題】マイクロ波発生装置の複数の出力間の位相を連続的に変化させることのできる位相可変手段を着脱自在な構造体として提供する。
【解決手段】マイクロ波発生装置１０の分配部１２と初段増幅部１３ａを接続するマイクロ波伝送路１４ａの両端部（点Ａ、点Ｂ）に接続される位相可変手段２１は、入力部２２と出力部２３とを接続するジグザグ形状のマイクロ波伝送路２４と、マイクロ波伝送路２４の所定領域を覆う半円形状の誘電体板２８を備え、誘電体板２８をマイクロ波伝送路２４に摺動回転させてマイクロ波伝送路２４を伝送するマイクロ波の位相を遅延させる。そして、位相可変手段２１における位相遅延量の連続的変化はマイクロ波発生装置１０の２つの出力の位相差に反映され、このような位相差が変化する２つのマイクロ波信号を加熱装置に適用することで様々な被加熱物の加熱の均一化を促進させることができる。 （もっと読む）

【課題】従来の非同期データ受け渡しでは、送り側の信号変化周期を受け側の動作クロックの２倍以上にしておく必要があった。
ここで本発明では、この制限なく、非同期データの受け渡しを可能にすることを目的とする。
【解決手段】この目的を達成するために本発明では、非同期の関係にある２つのクロックから位相差量をパルス幅で抽出し、これを制御カウンタのクロックとして使用し、徐々にパルス幅が大きくなってカウンタが動作すると、遅延量制御部によって、一方のクロックの遅延量を制御し、一方のクロックが他方のクロックに追従する装置を提供する。 （もっと読む）

【課題】電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。
【解決手段】周波数比較器は、第一信号と入力電圧に基づいて基準信号を生成する周波数検出回路と、該入力電圧に基づいて第二信号を生成する周波数発生器と、周波数検出回路と周波数発生器に結合され、基準信号と第二信号の一方に基づいて充電電流をイネーブルして電圧レベルを上げ、更に基準信号と第二信号のもう一方に基づいて放電電流をイネーブルして電圧レベルを下げる電荷ポンプ回路と、電荷ポンプ回路に結合され、該電圧レベルに基づいて第一信号と第二信号間の周波数関係を示す決定論理とを含む。 （もっと読む）

【課題】複数の回路間で異なるクロックを使用した場合であっても、安定した通信が可能であるクロック同期回路及びそれを備えた半導体装置の提供を課題とする。
【解決手段】受信したデータの変化点を検出し、リセット信号を出力する手段と、クロック信号を出力する基準クロック発生回路と、クロック信号をカウントする基準クロックカウンター回路と、基準クロックカウンター回路から出力された信号を分周する分周回路と、分周回路から出力された信号により回路動作用基準クロック信号を出力する手段とを設ける。 （もっと読む）

【課題】第１のクロック出力をＬＰＦで平滑化した値と、第１のクロック信号を遅延した第２のクロック信号の位相比較を行い、位相比較器の出力結果であるＵＰ／ＤＮ信号のエッジを１／２に分周したクロック信号の出力をＬＰＦで平滑化した値を、オペアンプを用いた負帰還制御で調整するＤＬＬ回路を提供する。
【解決手段】第１のクロック信号ＰＨ０をＬＰＦ２０で平滑化した第１の電圧値と、位相比較した出力信号のエッジを検出し、かつその検出結果を論理和出力した信号を１／２に分周した信号をＬＰＦ２１で平滑化した第２の電圧値と、をオペアンプ２２に入力し、このオペアンプ２２の出力電圧で、第１と第２の平滑化した電圧が同じになるように、前記充／放電電流を調整する。 （もっと読む）

【課題】逓倍回路側と発振増幅器側にそれぞれフィルタを備えることにより、簡単な回路
構成で両回路のアイソレーションを高く保つことが可能となり、調整時間を短縮して調整
コストの低減を図った発振器及びルビジウム原子発振器を提供する。
【解決手段】発振部５０は、電圧に基づいて発振周波数が制御される電圧制御発振器１０
と、発振信号の周波数を逓倍する逓倍回路１１と、所定の周波数を選択的に通過させる帯
域通過フィルタ１２と、前記電圧制御発振器１０により発振された発振信号を５．３ＭＨ
ｚに周波数変換する生成回路１４と、生成回路１４の出力レベルを増幅する増幅回路１５
と、所定の減衰値を有する減衰器１６と、所定の周波数を選択的に阻止する帯域阻止フィ
ルタ１７と、周波数成分をインピーダンス整合して合成する整合回路１３と、を備えて構
成されている。 （もっと読む）

【課題】
要求されるデューティ比の同期クロック信号を生成できるか否かの判別が正確に行われるクロック生成回路を提供する。
【解決手段】
クロック生成回路１００において、外部から入力されてきた外部クロック信号Ｓｅｘｔｃｌｋを遅延することにより外部クロック信号Ｓｅｘｔｃｌｋに同期した同期クロック信号Ｓｃｌｋを生成するＤＬＬ回路１１０と、ＤＬＬ回路１１０のデューティ比劣化テスト用にパルス幅を変化させたテスト信号Ｓｔｅｓｔを生成するテスト信号生成回路１２０と、外部クロック信号Ｓｅｘｔｃｌｋおよびテスト信号Ｓｔｅｓｔのうちの一方の信号を選択してＤＬＬ回路１１０に入力する選択回路１３０とを備えたことを特徴とする。 （もっと読む）

【課題】入力データに含まれているジッタを削除した再生データを得る。
【解決手段】入力データのデータレート周波数と同じ周波数の参照クロックを入力データにより位相合わせして再生クロックを作成し、該再生クロックにより前記入力データをＦＩＦＯ１０１に書き込む。該ＦＩＦＯ１０１からの読み出しには、前記再生クロックと同期関係にない前記参照クロック又は別のクロックを使用し、前記ＦＩＦＯ１０１から再生データを出力させる。 （もっと読む）

【課題】 高速外部デバイスとの安定したインターフェースを行なえる可変遅延制御装置を提供する。
【解決手段】 外部から入力されるデータ信号と、データの入出力の識別を行うストローブ信号とを遅延させる遅延値が可変である遅延素子を備えた可変遅延制御装置であって、クロックツリーを介したストローブ信号とクロックツリーを介さないストローブ信号を入力とし、前記２つの信号の遅延差を算出する遅延値算出回路２４を備え、該遅延差をデータ信号遅延用の遅延素子に出力してデータ信号の遅延値に反映させることにより、デバイス自体の温度の上昇や電源電圧の揺れ等によりデータ信号とストローブ信号間のマージンが変化しても、安定したデータ転送を実現する。 （もっと読む）

システムは、第１の半導体デバイス、第２の半導体デバイス、及び外部水晶発振器を含む。第１の半導体デバイスは、電源電圧出力及び外部ピン入力を含む。第１の半導体デバイスは、電源電圧出力を提供する直流−直流(DC-DC)変換回路を含む。第２の半導体デバイスは、第１の半導体デバイスの電源電圧出力に接続された電源電圧入力とクロック信号出力とを含む。外部水晶発振器は、第２の半導体デバイスを介して第１の発振クロック発生回路に接続されている。
（もっと読む）

【課題】入力データのデューティ比が崩れている場合であっても、正規のデータを再生できるようにしたＣＤＲ回路を提供する。
【解決手段】データ入力端子１０より入力された入力データからクロックを再生するクロック再生手段５０と、制御電圧入力端子６０に入力された電圧によって前記入力データの遅延時間を可変して出力する可変遅延手段３０Ａと、クロック再生手段５０から出力されるクロックを用いて可変遅延手段３０Ａの出力データを保持し再生データ出力端子２０に出力するデータ保持手段４０と、を有する。 （もっと読む）

【課題】ＤＬＬ回路のリセット時に、より安定して動作させる。
【解決手段】電圧比較回路２１は、電源電圧ＶＡＡが参照電圧ＲＥＦ以下であれば第１のレベルとなり、電源電圧ＶＡＡが参照電圧ＲＥＦを超えれば第２のレベルとなる比較結果信号を保持回路２２に出力する。保持回路２２は、比較結果信号が第１のレベルを示す場合には、入力されたリセット信号ＲＳＴをそのままＤＬＬ回路２３に出力し、比較結果信号が第２のレベルを示す場合には、比較結果信号が第１のレベルを示すまでリセット信号ＲＳＴを保持してＤＬＬ回路２３に出力する。 （もっと読む）

【課題】 温度、圧力又は湿度等が広範囲に変化する環境下においても、測定データの無線送受信に用いる周波数を安定させ、確実かつ安定した状態で測定データを無線送信できるようにする。
【解決手段】 送受信部１７は既知の受信電波の周波数に合わせた周波数の搬送波に基づく電波をその外部機器に送信する。第１の測定部１３は該装置本体９内の温度を測定する。第２の測定部１５は装置本体９外の環境雰囲気に係る変化量を測定する。第１の補正部１３は第１の測定部２３による測定温度の変化範囲に応じて内部発振信号の周波数を受信電波の周波数に近づけるよう第１の補正をする。第２の補正部２５は第１の補正がされた内部発振周波数に対し受信電波の周波数に合わせるように第２の補正をして搬送波を形成する。送受信部１７は第２の測定部１５からの測定データを搬送波に乗せて電波を送信する。 （もっと読む）

【課題】位相が異なるクロックを非同期の切替信号に基づき切り替えても出力クロックに、切り替え時の短パルスが発生しないクロック切替回路を提供すること。
【解決手段】クロック切替回路１は、外部クロックＣＬＫＴ、ＣＬＫＢが入力されそれぞれＰＬＬ回路２、３と、ＰＬＬ回路３の出力ＰＬＢかＰＬＬ回路２の出力ＰＬＴの反転信号を選択出力するマルチプレクサ１４と、ＣＬＫＢ、ＰＬＢとは非同期のＬｏｃｋ判定信号１２ａに基づきマルチプレクサ１４を切り替え制御するクロック制御回路１３とを有する。クロック制御回路１３は、Ｌｏｃｋ判定信号１２ａが入力されるとＰＬＢの位相を所定値オフセットさせたオフセットクロックＰＬＱＢに同期してマルチプレクサ１４の出力を切り替えさせる。 （もっと読む）

【課題】デューティ・サイクル測定（ＤＣＭ）回路に供給する基準クロックのデューティ・サイクルの測定、補正方法および装置の提供。
【解決手段】クロック回路は、既知のデューティ・サイクル値で基準クロックのデューティ・サイクルを変動させる。ＤＣＭ回路は、変動されたデューティ・サイクル対応のチャージポンプ→コンデンサに蓄積される電圧値を得て、データ・ストアに格納する。ＤＣＭ回路は、未知のデューティ・サイクル値のテスト・クロックから上記と同様の方法で電圧値を得る。制御ソフトウェアはデータ・ストアにアクセスして、テスト・クロック対応のデューティ・サイクルを決定する。装置は、テスト・クロック対応のデューティ・サイクルが所定のデューティ・サイクルとは異なる場合に、誤差を低減するためにテスト・クロック信号のデューティ・サイクルを変更する。 （もっと読む）

【課題】 ＰＬＬを用いることなく、低コスト且つ低消費電力で、複数のクロックを生成するクロック生成回路、情報再生装置、電子機器等を提供する。
【解決手段】 クロック生成回路２００は、周波数ｆ_Ｈを有する入力クロックiclkに基づいて、第１の出力クロック及び周波数ｆ_０を有する第２の出力クロックを生成する。クロック生成回路２００は、前記入力クロック又は該入力クロックを間引いたクロックを第１の分周比ｄ１（ｄ１は正の整数）で分周した前記第１の出力クロックを生成する第１の分周カウンタと、前記第１の出力クロックを第２の分周比ｄ２（ｄ２は正の整数）で分周し前記第２の出力クロックを生成する第２の分周カウンタと、前記第２の出力クロックに基づいて、前記第１の分周カウンタで分周される前記入力クロックの間引き制御を行う間引き制御部とを含む。 （もっと読む）

【課題】本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。
【解決手段】水晶発振子２２は、所定の固定周波数のクロックを発振する。可変デジタル分周回路２４は、固定周波数を分周比によりデジタル分周し、分周比を変更することができる。システムでコーダ５は、基地局からの基準時間情報を検出する。基準カウンタ１８は、受信装置２０の時間情報を生成する。位相比較器１３は、基準時間情報と時間情報との差分を検出する。分周比制御回路２５は、前記差分に基づいて前記分周比の変更を制御する。また、基準カウンタ１８は、可変デジタル分周回路２４により分周された周波数を有するクロックに基づいて時間情報の生成を行い、時間情報を位相比較器１３にフィードバックさせている。 （もっと読む）

【課題】新規な原理により、広帯域に亘って細かく周波数を設定でき、周波数の引き込み範囲が広い周波数シンセサイザを提供すること。
【解決手段】電圧制御発振部の出力周波数の正弦波信号を直交検波し、検波に用いた周波数信号の周波数との差分の周波数（速度）で回転するベクトルを作成し、電圧制御発振部の出力周波数が設定値になったときのベクトルの周波数を予め計算しておいて、電圧制御発振部を駆動したときにベクトルの周波数と前記計算された周波数との差分に相当する電圧信号を電圧制御発振部にフィードバックして、その差分がゼロになるようにＰＬＬを形成する。従ってＰＬＬがロックされたときに電圧制御発振部の出力周波数が設定周波数に調整される。またＰＬＬのロック後に両者の開きが大きくなった後は設定値を積分回路部により積分して制御電圧に加える。 （もっと読む）

【課題】 チップ間で送受信される複数のデータ信号間の位相差を補正する信号送信回路および信号送信方法を提供することを目的とする。
【解決手段】 本発明の信号送信回路は、データ信号を出力する出力端子１０１〜１０３と、複数の出力端子から出力される各データ信号の位相を遅延させる第１〜第３の遅延部１１〜１３と、第１〜第３の遅延部１１〜１３に遅延値を設定する遅延値設定部１４と、第１〜第３の遅延部１１〜１３から出力される各データ信号間の位相差を計測して、位相差情報を出力する位相差検出部１５と、位相差情報に基づいて、第１〜第３の遅延部１１〜１３がデータ信号の位相を遅延する際に用いる遅延値の補正値を算出する補正値算出部１６とを備え、遅延値設定部１４は、前記補正値に基づいて第１〜第３の遅延部の各遅延値を補正する。 （もっと読む）