【課題】クロック生成回路におけるハンチング現象を抑制することのできる新たな技術を提供する。
【解決手段】電子機器５００は、周波数制御装置５１０と信号処理部５４０とを備える。周波数制御装置５１０は、出力クロック信号を生成するクロック生成回路（クロック生成部５１２）と、出力クロック信号の周波数を制御する周波数制御部５１４とを備える。クロック生成部５１２は、入力された発振制御信号に基づき出力クロック信号を生成する出力クロック生成部（発振部６１０）と、発振制御信号を生成して出力クロック生成部に供給する発振制御部６１６とを有する。周波数制御部５１４は、発振制御部６１６を制御して発振制御信号を徐々に変化させることにより、出力クロック信号の周波数を徐々に変化させる。 （もっと読む）

【課題】トランジスタがアンバランスであってもチャージポンプ回路に最適なバイアス電圧を与えられる遅延制御回路を提供する。
【解決手段】所定の信号を受けて電流入出力端子から充放電を行うチャージポンプ回路と、電流入出力端子の端子電圧に基づく電圧が電源として供給される遅延回路と、チャージポンプ回路の充放電電流の基準となるバイアス電圧を生成するバイアス生成回路と、を備え、チャージポンプ回路及び遅延回路が、それぞれ、第１導電型トランジスタと、第２導電型トランジスタを含んで構成され、バイアス生成回路が、第１導電型トランジスタの相互コンダクタンスと第２導電型トランジスタの相互コンダクタンスの和に基づいて、バイアス電圧を生成する。チャージポンプ回路の充放電により遅延回路の電源電圧を制御し、これにより遅延回路の遅延時間を制御する。 （もっと読む）

【課題】後段側の装置を軽量に設計することのできるＧＰＳジッタ低減装置を得る。
【解決手段】位相比較調整処理部１０５は、ＧＰＳ１１が出力する１ＰＰＳと、出力パルス生成部１０４から出力される平滑化された１ＰＰＳとの位相差をカウントし、位相差目標値と比較して、固定値にて調整を実施する。出力パルス生成部１０４は、移動平均処理部１０３の出力と、位相比較調整処理部１０５の調整値に基づいて平滑化した１ＰＰＳを生成する。 （もっと読む）

【課題】基準信号に異常が発生した場合でも大きな位相ずれ量が発生しない同期信号（タイミング信号）を出力する同期回路を提供する。
【解決手段】同期回路１は、発振器クロック信号を発生する電圧制御発振器１６と、第１の基準クロック信号及び第２の基準クロック信号を含む複数の基準クロック信号と前記発振器クロック信号との間のそれぞれの位相ずれ量を検出する位相ずれ量検出部１２と、前記複数の基準クロック信号の状態に応じた制御信号に基づいて同期信号を出力する同期信号処理部１３，１４と、前記同期信号と前記発振器クロック信号との間の位相ずれ量に応じて電圧制御発振器１６のコントロール電圧を生成するコントロール電圧生成部１５とを備える。 （もっと読む）

【課題】 消費電力を抑えた受信回路を提供する。
【解決手段】 本発明では、差動信号を差動増幅させる際に、差動入力によって発生する電流を対となる差動出力により遮断することで差動信号をラッチする回路を提供する。該ラッチ回路の適用により、受信信号の差動信号電圧差が小さい場合でも伝送データを受信できる為、増幅用アンプの削減が可能となり、受信装置の消費電力の低減を図ることができる。 （もっと読む）

【課題】基準信号発生装置全体の消費電力を削減する。
【解決手段】ＯＣＸＯ１２０が、ＧＰＳモジュール１１０が同期信号を受信している間、当該同期信号を用いて基準信号を発生し、ＧＰＳモジュール１１０が同期信号を受信していない間は、あらかじめ設定された値を用いて基準信号を発生し、温度制御部１３０が、ＧＰＳモジュール１１０が同期信号を受信している間、ＯＣＸＯ１２０の温度を所定の温度よりもあらかじめ設定された温度だけ高い温度で変化させ、ＧＰＳモジュール１１０が同期信号を受信していない間は、ＯＣＸＯ１２０の温度をＧＰＳモジュール１１０が同期信号を受信しなくなった際の温度に固定させる。 （もっと読む）

【課題】デルタシグマ変調型分数分周ＰＬＬ周波数シンセサイザにおいて、スプリアスを抑制し、さらに、位相雑音特性を良好に保つ。
【解決手段】分周器（２５）を変調することで分数分周を行うデルタシグマ変調型分数分周ＰＬＬ周波数シンセサイザは、分数部データＫに加算すべきシフト量Ｓを求め、シフト量Ｓと、シフト後分数部データＫ２とをそれぞれ出力する演算処理手段（２７）と、シフト後分数部データＫ２を積分して量子化する第１のデルタシグマ変調器（２８）と、シフト量Ｓを積分して量子化する第２のデルタシグマ変調器（２９）と、第１のデルタシグマ変調器（２８）の出力系列と第２のデルタシグマ変調器（２９）の符号反転出力とを加算する第１の加算器（３０）と、整数部データＭと第１の加算器（３０）の出力とを加算する第２の加算器（３１）とを備え、第２の加算器（３１）の出力により分周器（２５）を変調させる。 （もっと読む）

【課題】低消費電力でキャリブレーションができる回路装置及び電子機器等を提供すること。
【解決手段】回路装置は、送信回路１００と、受信回路１７０と、制御部１１０と、記憶部１３０とを含む。記憶部１３０は、送信回路用キャリブレーションパラメーターと受信回路用キャリブレーションパラメーターとの相関を表す情報を記憶する。制御部１１０は、送信回路１００の送信状態の検出結果に基づいて送信回路用キャリブレーションパラメーターを設定し、設定された送信回路用キャリブレーションパラメーターと相関を表す情報とに基づいて受信回路用キャリブレーションパラメーターを設定する。送信回路１００は、送信回路用キャリブレーションパラメーターに基づく送信処理を行う。受信回路１７０は、受信回路用キャリブレーションパラメーターに基づく受信処理を行う。 （もっと読む）

【課題】低消費電力でキャリブレーションができる回路装置及び電子機器等を提供すること。
【解決手段】回路装置は、無線による送信処理を行う送信回路１００と、送信回路１００を制御する制御部１１０とを含む。制御部１１０は、第１の送信期間では、送信回路１００のキャリブレーションパラメーターＣＬＰとして、第１のキャリブレーションパラメーターＣＬＰ１を設定し、送信回路１００は、第１の送信期間では、第１のキャリブレーションパラメーターＣＬＰ１に基づく第１の送信処理を行う。制御部１１０は、第２の送信期間では、キャリブレーションパラメーターＣＬＰとして、第１の送信処理での送信状態の検出結果に基づいて更新された第２のキャリブレーションパラメーターＣＬＰ２を設定し、送信回路１００は、第２の送信期間では、第２のキャリブレーションパラメーターＣＬＰ２に基づく第２の送信処理を行う。 （もっと読む）

【課題】対象装置からの信号に基づいて当該対象装置と同期をとる構成において、非同期状態から同期状態へ早期に復帰することが可能な無線通信装置を提供する。
【解決手段】無線通信装置２０１は、対象装置から受信した受信データに基づいて生成された再生タイミング信号に基づいて第１の制御電圧を生成し、電圧制御発振器２５に第１の制御電圧を供給することにより、再生タイミング信号の周波数成分のうち、所定の周波数以上の成分が減衰された周波数成分を有し、かつ再生タイミング信号に同期する基準タイミング信号を生成するためのジッタ抑圧部１２と、タイミング信号生成部２２によって生成される再生タイミング信号の異常を検知し、異常を検知した場合には、第１の制御電圧の代わりに、第１の所定範囲内の電圧である第２の制御電圧を電圧制御発振器２５に供給するための発振器制御部１３とを備える。 （もっと読む）

【課題】特性の向上を図ることが可能なＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプを備え、出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗を備え、可変抵抗の他端に一端が接続され、接地に他端が接続され、ローパスフィルタを構成する容量を備え、前記チャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器を備え、リング状に直列に接続された複数のインバータを有し、インバータを動作させるための動作電流が供給され、動作電流に応じて発振周波数が制御される発振信号を出力する電流制御発振器を備え、可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧とを比較する第１の比較回路を備え、その比較信号に基づいて、電流制御発振器のインバータの段数を制御する制御回路を備える。 （もっと読む）

【課題】 電源起動からロックまでの時間を短くすると共に、電源断時に電荷を速く放電できるＰＬＬ回路を提供する。
【解決手段】 位相の進み／遅れを検出器１１で検出し、位相の進み／遅れに相当する信号を積分器１２で積分し、起動パルス生成部１３が、電源起動を検出し、ロックまでの時間に基づいたパルス幅のパルスをＬＰＦ５と積分器１２に出力し、ＬＰＦ５と積分器１２が、起動パルス生成部１３からのパルスによって内部のコンデンサを充電すると共に電源断で内部のコンデンサに蓄積された電荷を放電するＰＬＬ回路である。 （もっと読む）

【課題】小型で、省電力で、かつパルスベースの超高速シリアル転送にも用いることのできるデジタルクロックリカバリ回路（ＣＤＲ）を実現することを目的とする。
【解決手段】デジタルロックループ（ＤＬＬ）、エッジ検出器、デジタルコンパレータ等を用いて、データ信号にＤＬＬクロック信号をロックさせ、全ての回路要素をデジタル回路で構成し、クロックデータリカバリ（ＣＤＲ）を実現する。 （もっと読む）

【課題】ホールドオーバー状態からＧＰＳロック状態に復帰する際の基地局の状態に応じて、内部パルスおよび内部周波数信号をＧＰＳ基準パルスに同期させた状態に復帰させることができる同期信号生成装置および同期信号生成方法を提供することである。
【解決手段】本発明に係る基地局３にパルスを提供する同期信号生成装置は、ＧＰＳ衛星から受信した信号からＧＰＳ基準パルスを生成するＧＰＳ受信器１１と、内部周波数信号を生成する発振器１５と、内部周波数信号を分周して内部パルスを生成する分周器１２と、ＧＰＳ基準パルスと内部パルスとを比較して前記内部パルスを前記ＧＰＳ基準パルスに同期させる同期部１４と、基地局３の状態に応じて、ホールドオーバー状態からＧＰＳロック状態に復帰するときの、同期部１４のループタイムを決定する制御部１３と、を備える。 （もっと読む）

【課題】平均値計算器に演算能力が比較的低い計算器を用いることが可能な技術を提供することを目的とする。
【解決手段】ＰＬＬ回路は、基準クロック信号ｆｒと比較クロック信号ｆｐとの位相比較を基準クロック信号ｆｒの周期毎に実行し、高電圧レベルの第１パルス及び低電圧レベルの第２パルスを含む信号を、前記第１及び第２パルスの当該周期単位でのパルス幅の差が当該位相比較での位相差に対応するように生成する位相比較器２と、位相比較器２が生成した信号の電圧を基準クロック信号ｆｒの周期毎に平均化する平均値計算器３とを備える。そして、平均値計算器３からの出力を基準クロック信号ｆｒの１周期分よりも長く遅延させるｍ周期遅延器５を備える。 （もっと読む）

【課題】 信号の分周比を比較的少なくし、また位相雑音の増加も抑圧した上で微少な周波数変化した信号を生成するPLL回路を実現する。
【解決手段】 本発明は、所定の電圧を加減することにより出力周波数を制御する相関回路入力される電圧に応じて出力周波数が変化する電圧制御発振器と、電圧制御発振器の出力を分周する第１の分周回路と、外部から入力される基準周波数を分周する第２の分周回路と、第１の分周回路と前記第２の分周回路との出力の位相に応じたパルスを出力する位相比較器と、位相比較器の出力から低周波成分を抽出し、電圧制御発生器に入力するローパスフィルタとを有する。 （もっと読む）

【課題】クロック生成回路からクロック信号を受けるドライブ回路の経年劣化を抑制する。
【解決手段】半導体装置１は、クロック信号ＩＮＴ１−ＳＩＧを生成して出力するクロック生成回路２と、クロック生成回路２からクロック信号ＩＮＴ１−ＳＩＧを受けるドライブ回路３とを備え、クロック生成回路２は、クロック信号ＩＮＴ１−ＳＩＧを生成して出力ノード２ａから出力するクロック出力モードと、出力ノード２ａの電位をハイレベルに固定する第１のクロック停止モードと、出力ノード２ａの電位をロウレベルに固定する第２のクロック停止モードとを有する。 （もっと読む）

【課題】ＰＬＬ回路のロック状態での定常位相誤差を抑制する。
【解決手段】ＰＬＬ回路は，レファレンスクロックとフィードバッククロックの位相を比較し，当該位相の差を示す位相比較信号を出力する位相比較器と，位相比較信号が示す位相の差に応じた期間，第１のチャージポンプ電流と第２のチャージポンプ電流とを出力するチャージポンプ回路と，第１及び第２のチャージポンプ電流に基づく電荷を蓄積するキャパシタを有し，蓄積電荷による制御電圧を生成するループフィルタと，制御電圧に応じた周波数の出力クロックを生成する発振器と，出力クロックを分周して前記フィードバッククロックを出力する分周器とを有し，さらに，ロック状態のときに，位相比較信号が示す位相の差に応じて，当該位相の差が抑制されるように，第１または第２のチャージポンプ電流の電流値を調整するチャージポンプ調整回路とを有する。 （もっと読む）

【課題】構造簡単な距離を測定可能とした送受信装置の実現
【解決手段】第１信号の受信と第２信号の送信とを共通化した送受信アンテナ２０と、第１信号を復調して第１パルス信号を得る復調器３０と、制御信号を入力して目標周波数を設定する目標周波数設定レジスタ６１と目標位相を設定する目標位相設定レジスタ６６とを有し、目標周波数設定レジスタに設定されている目標周波数と目標位相設定レジスタに設定されている目標位相とに一致した周波数と位相の第２パルス信号を出力するパルス発振器６０を有する。第２パルス信号により搬送波を変調する変調器７０と、第１パルス信号と、第２パルス信号との位相差を検出する位相比較器３２を有する。また、位相差信号の時間変動からその時の第１パルス信号と第２パルス信号との周波数差をもとめ、その周波数差に基づいて目標周波数を制御する周波数制御装置と、位相差信号の示す位相差に基づいて目標位相を制御する位相制御装置とを有する。 （もっと読む）

【課題】ループフィルタのカットオフ周波数を低く設定することなく、スプリアスを抑制する。
【解決手段】基準発振器で生成された基準周波数を所定の基準クロックに分周する第１の分周器１０３と、電圧制御発振器で生成された発振周波数を所定の帰還クロックに小数点分周する第２の分周器１０５と、基準クロックと帰還クロックとの位相を比較する位相比較器１０６と、位相比較器１０６による比較結果に基づいて電圧制御発振器の発振周波数を制御するチャージポンプ１０７と、を備えた小数点分周ＰＬＬ回路１において、第１の分周器１０３側の電源パッド１−２と、第２の分周器１０５側の電源パッド１−１と、位相比較器１０６側の電源パッド１−３と、チャージポンプ１０７側の電源パッド１−４とを、それぞれ別個に備える。 （もっと読む）