【課題】 高信頼性のデッドロック解除機能を持つＰＬＬ回路を備えた半導体集積回路装置を提供する。
【解決手段】 ＰＬＬ回路のデッドロック解除回路として、制御電圧モニタ回路によりＰＬＬ回路の位相比較出力に対応したＶＣＯ制御電圧が規定値を超えることを検出し、位相モニタ回路により基準信号と帰還信号の位相が入力半サイクル以上外れていることを検出し、判定回路により上記制御電圧モニタ回路と位相モニタ回路の両検出信号が成立した場合にのみデッドロック状態と判定して、上記ＶＣＯ制御電圧を強制的に下げてデッドロック状態の解除を行う。 （もっと読む）

ＤＰＣ（２００）であって、周波数源（２０）と、クロック信号を受信し複数の位相シフトされたクロック信号を生成する遅延ロックループ（２２０）と、合成信号の所望の周波数を識別する入力信号を受信する為の、ＤＰＳ（２８２）とＤＡＣ（２８４）とを有した制御装置（２８０）と、複数の位相シフトされたクロック信号を受信し、位相シフトされたクロック信号の１シーケンスを選択し、粗い合成信号を出力する選択回路（２７０）と、可変遅延セル（２９０）とがあるＤＰＣ（２００）であり、可変遅延セル（２９０）が、粗い合成信号を修正して、周波数が実質的には所望の周波数である合成信号（２９２）を生成する為に、粗い合成信号を受信するべく選択回路に結合された第１の入力と、微同調調整信号を受信する為に制御装置に結合された第２の入力とを有している。ＤＰＣには更に、ＤＰＣを較正するトレーニング装置がある。
（もっと読む）

【課題】発振周波数を分周して混合器に供給する形式の回路において、分周回路で生成された高調波成分や、原発振周波数成分などの不要成分が混合器に入力されることにより種々のビート成分が発生し、これが原因でテレビジョン受像機画面にノイズが入る。
【解決手段】分周回路２１で生成された不要成分が混合器６または１６に供給されるのを防ぐため、分周回路２１と混合器６または１６の間に、遮断周波数変動手段を有するフィルタ回路６１を設け、受信周波数に応じて適切に遮断周波数を変動させて、前記不要成分を除去することにより、ビート成分を抑圧し、テレビジョン受像機画面を鮮明にすることができる。 （もっと読む）

ＡＴＳＣ（次世代ＴＶシステム委員会）ＶＳＢ（残留側波帯）受信機（１５）は、受信したＡＴＳＣ‐ＶＳＢ信号を処理する搬送波トラッキング・ループ（ＣＴＬ）１１５と、ＣＴＬロック検出器（２００）を具える。ＣＴＬロック検出器は、受信されダウンコンバートされたＡＴＳＣ‐ＶＳＢ信号を平均化してＤＣオフセットを発生する平均化フィルタ（１３５）、ＤＣオフセットを推定する推定器（１３０）、およびＤＣオフセットの推定値とＤＣオフセットとの比較の関数としてロック信号を発生する比較器（１４０）を具える。ロック信号は、ＣＴＬのロックされた状態またはアンロックされた状態の何れかを表す。
（もっと読む）

【解決手段】同期回路(例えば、遅延ロックドループ即ちＤＬＬ)の初期化中にクロックのシフトモードを開始及び終了するシステム及び方法が開示されている。初期化の際に、ＤＬＬは、ＦｏｒｃｅＳＬ(Force Shift Left)モード及びＯｎ１ｘモード(即ち、クロックサイクル毎にレフトシフト)に入る。フィードバッククロックは、(システムクロックから順次供給される)リファレンスクロックの位相をトラックし、コース位相検出ウインドウに与えられる前に、最初にコース位相検出器内で遅延される。フィードバッククロックの２つの遅延バージョンが、リファレンスクロックでサンプリングされて、一組の位相情報信号が生成される。それら信号は、その後、アドバンスド等位相(ＡＰＨＥＱ)信号を確立するために使用される。ＡＰＨＥＱ信号は、ＰＨＥＱ(位相等化)位相のオンセットを進め、ＦｏｒｃｅＳＬモード及びＯｎ１ｘモードの終了に使用される。これによって、クロックジッタによる不適切なＦｏｒｃｅＳＬの終了、又はＯｎ１ｘが終了する間におけるフィードバックパスのオーバーシューティングが防止される。不適切なＦｏｒｃｅＳＬの終了及びＯｎ１ｘのオーバーシューティングの問題が避けられることで、ＤＬＬのロッキングタイムはより速くなる。 （もっと読む）