【課題】回路規模を大きくせずにＥＭＩを十分に低減できる拡散スペクトラムクロック生成装置を提供する。
【解決手段】拡散スペクトラムクロック生成装置は、クロック信号を生成するＰＬＬ（Phase Locked Loop）回路１と、クロック信号の周波数変調を行う周波数変調回路２とを備え、周波数変調回路２は、カウンタ１１と、設定レジスタ１２，１３と、マルチプレクサ１４と、１／Ｐ分周器１５と、ラッチレジスタ１６と、アップダウンカウンタ１７と、設定レジスタ１８と、加算器１９とを有する。Hershey-kiss変調プロファイルの１周期分を８等分した各相対時刻ごとの変調ポイントを直線でつないだ変調プロファイルを用いて、１／Ｎ分周器８の分周比を１周期に８回変化させるため、Hershey-kiss変調プロファイル用の特性テーブルを設けなくても、Hershey-kiss変調プロファイルと同様の周波数変調を行える。 （もっと読む）

【課題】複数の分周回路を備えるＰＬＬ回路に関し、ＰＬＬ回路の新たな回路構成を提案する。
【解決手段】基準クロックの位相と位相比較クロックの位相とを比較し、位相差に応じた信号を出力する位相比較回路と、前記位相比較回路により出力された前記信号をフィルタリングするループフィルタと、前記ループフィルタによりフィルタリングされた前記信号に応じた周波数のクロックを出力する電圧制御発振回路と、前記クロックを分周して前記位相比較クロックを生成する第１の分周回路と、前記クロックを分周して出力クロックを生成する第２の分周回路と、前記第１の分周回路の分周数と前記第２の分周回路の分周数とを制御する分周制御回路とを備えることを特徴とするＰＬＬ回路。 （もっと読む）

【課題】直接変換プロセスにおける局部発振器の漏洩制御。
【解決手段】ゼロ中間周波数（ＩＦ）受信機あるいは送信機における、局部発振器（ＬＯ）周波数を発生するためのシステムおよび方法が与えられる。電圧制御発振器（ＶＣＯ）から信号が受信される。信号はＶＣＯ周波数を有している。ＶＣＯ周波数は分周された周波数を有している信号を生成するために数値Ｎによって分周される。ＶＣＯ周波数を有している信号はそこで、出力周波数を有している出力信号を生成するために、分周された周波数を有している信号と混合される。局部発振器漏洩が減少される。したがって、受信機あるいは送信機は、複数の無線通信帯域およびモードで動作し、そして組み合わせられた規格を満足することが可能である。 （もっと読む）

【課題】５０％デューティ・サイクルを有するプログラマブル整数クロック分割の回路お
よび方法。
【解決手段】整数分割値により入力信号の周波数を分割する回路および方法。回路は一般
的に（ａ）入力信号を受信する第１の複数の直列接続された遅延要素および第１の設定可
能なフィードバック・ネットワークを含む第１周波数分割器、（ｂ）入力信号の逆転を受
信する第２の複数の直列接続された遅延要素および第２の設定可能なフィードバック・ネ
ットワークを含む第２周波数分割器、（ｃ）第１および第２周波数分割器の出力を選択し
および／あるいは組み合わせ、周波数分割出力信号を形成するよう構成される設定可能な
論理、および（ｄ）第１および第２の設定可能なフィードバック・ネットワークおよび設
定可能な論理を選択可能な形で設定するよう構成されるプログラマブル回路、を含む。 （もっと読む）

【課題】温度変化等の環境条件の変化やデバイス自体の特性変動要因があっても、掃引される周波数の安定度が高く、また高速な周波数掃引ができるようにする。
【解決手段】ＶＣＯ２６に電子同調電圧を入力し、周波数掃引を行う周波数掃引発振回路で、上記ＶＣＯ２６の出力周波数を分周器３１で分周した周波数信号と基準信号源３２で得られた基準（絶対）周波数信号とにおける両方の位相及び周波数をＰＦＤ３３で比較し、このＰＦＤ３３の出力に基づき上記分周器出力周波数が基準周波数と一致したときのＶＣＯ２６の電子同調電圧を求め、この電圧によって掃引周波数を校正する。例えば、上記基準周波数を２４ＧＨｚ帯の占有帯域幅の中心周波数に設定し、この中心周波数の校正により占有帯域幅での安定した周波数掃引が行われる。また、幅設定回路を設け、掃引のためのサンプリングポイント数を一定に保ちながら、掃引幅を変えることができる。 （もっと読む）

【課題】デュアルシンセサイザ装置において、基板の定在波比が劣化しても、簡単な構成でアイソレーションの低下を防止する。
【解決手段】プリント基板１３上には第１及び第のＰＬＬシンセサイザ部１１及び１２が配置され、第１及び第２のＰＬＬシンセサイザ部には基板に形成された配線パターン１３ａを介して基準発振器１４から基準信号が与えられ、選択スイッチ（ＳＷ）４５によって第１及び第２のＰＬＬシンセサイザ部からの出力信号のうちいずれか一方が選択される。配線パターンのインダクタンスとこのインダクタンスと対向するアースパターンからなる第１及び第２のコンデンサとによってローパスフィルタが構成される。 （もっと読む）

【課題】目標周波数の変更に応じて、制御電圧が所定の許容範囲内に収まるようにＶＣＯ特性が切り替えられるものであって、かかる切替を極力早いタイミングで実行し得るＰＬＬ回路を提供する。
【解決手段】複数のＶＣＯ特性に切替可能である電圧制御発振部と、位相比較器と、制御電圧と所定の許容範囲との比較結果に応じてＶＣＯ特性の切替を行うＶＣＯ切替部と、を備え、現時点で目標周波数に設定されている周波数のクロックを出力するＰＬＬ回路であって、ＶＣＯ切替部は、サンプリングされた電圧が許容範囲内に収まっているか否かを検出するとともに、該検出結果に応じて、前記ＶＣＯ特性の切替えを行うものであり、このサンプリングのタイミングは、目標周波数が切り替えられた時から、予め定められた時間である第１時間が経過したタイミングとされているＰＬＬ回路とする。 （もっと読む）

低コストで低位相ノイズのマイクロ波シンセサイザーは、ＤＤＳ変調回路と位相ロックループを含む。ＤＤＳ変調回路はＤＤＳの出力を高周波数に変調する。位相ロックループはＤＤＳ出力をダウンコンバートし、ダウンコンバート信号を比較的低周波数の固定されたリファレンスにロックする。
（もっと読む）

【課題】 好適なタイミングでデータを読み込むことができるクロックを簡単に生成することができるタイミングクロック生成装置を提供する。
【解決手段】 基準となるシステムクロックをデータの入力タイミングに同期させる第１ＰＬＬ回路２１と、システムクロックの周波数を所定倍に逓倍した逓倍クロックを生成する第２ＰＬＬ回路２３及び２分周回路２４と、逓倍クロックの遷移タイミングのうち、データの取込みに使用するタイミングを選択する制御部５と、選択された遷移タイミングに同期し、システムクロックと同一周波数を有するデータ取込み用クロックを生成する位相調整・分周回路２６と、を有している。 （もっと読む）

【課題】インダクタの使用による面積増大や、製造ばらつきによる歩留まり低下を防ぎつつ、動作周波数範囲を拡大する。
【解決手段】制御電圧によって制御される周波数で発振して発振信号を出力する電圧制御発振器１０６と；発振信号を分周して第１の分周信号を出力する、自走周波数が制御可能なプリスケーラ１０７と；第１の分周信号を分周して第２の分周信号を出力するプログラマブル・ディバイダ１０２と；第２の分周信号の位相と基準クロック信号の位相を比較して位相差に対応する信号を出力する位相比較器１０８を含み、位相差に対応して制御電圧を生成する制御電圧生成部と；第２の分周信号の周波数と基準クロック信号の周波数を比較して周波数差に対応した信号を出力する周波数比較器１０３と；周波数差に対応した信号に従って周波数差を最小化するように自走周波数を制御する制御部１０９と；を具備する。 （もっと読む）

【課題】広い周波数領域に渡って妨害波を低減できる入力妨害波低減回路の小型化、およびそのような入力妨害波低減回路を備える無線受信回路の小型化を図る。
【解決手段】受信信号は、トランジスタＱ１のゲートに与えられる。トランジスタＱ１はトランジスタＱＡ〜ＱＤに接続され、トランジスタＱ１、ＱＡ〜ＱＤにより４個の増幅器が構成される。トランジスタＱＡ〜ＱＤには、それぞれ調整回路１３Ａ〜１３Ｄが接続されている。調整回路１３Ａ〜１３Ｄは、ＬＣ共振回路であり、その共振周波数は調整信号および微調整信号により調整される。選択信号は、４個の増幅器の中から使用すべき増幅器を選択する。選択された増幅器の利得周波数は、対応する調整回路（１３Ａ〜１３Ｄ）の共振周波数に応じて決まる。選択された増幅器により増幅された信号が出力される。 （もっと読む）

【課題】設定すべきパラメータ数が減ぜられて使い勝手の向上が図られると共に、回路の簡略化を図ることが可能な分数分周ＰＬＬ装置、およびその制御方法を提供すること
【解決手段】第１分周信号ｆｐｒの初期のＡサイクルの期間は、第２分周信号ｆＡがハイレベル、第３分周信号ｆＢがローレベルに維持される。３モジュラスプリスケーラ１３は（Ｍ＋１）分周値となる。引き続くＢサイクルでは、第２分周信号ｆＡがローレベル、第３分周信号ｆＢがハイレベルである。３モジュラスプリスケーラ１３は、ΣΔ変調器８から出力される擬似乱数の符号に合わせて、負値の場合に（Ｍ−１）分周値、正値の場合に（Ｍ＋１）分周値となる。その後は、Ｍ分周となる。比較分周器４では、擬似乱数値Ｂｘを含む（ＭＮ＋Ａ＋Ｂｘ）の分周値が得られる。負値を含む擬似乱数をそのまま使用してΣΔ変調による分数分周を実現できる。 （もっと読む）

【課題】異なるリファレンスクロックを共有し、リファレンス信号を分周してローカル信号として利用する場合にスプリアスが発生するという問題があった。
【解決手段】ローカル信号を出力する電圧制御発振器１０１と、ローカル信号と基準クロック信号とを入力し、フラクショナル分周器１０２によってローカル信号を、複数の分周数を時分割で切り替え、その平均の分周数で分周した信号と、基準クロック信号との位相を位相比較器１０４において比較し、比較した位相が同期するように電圧制御発振器１０１を制御する同期部１０７と、固定された分周数でローカル信号を分周して出力する固定分周器１０８と、を備える。 （もっと読む）

【課題】ＶＣＯのバンド毎にチャージポンプ電流を設定しても、ループ帯域のばらつきを抑圧することができるＰＬＬ制御システムを提供する。
【解決手段】ＰＬＬ制御システムにおいて、ＴＣＸＯ８と、分周器Ｂ８と、複数のバンドを有するＶＣＯ４と、分周器Ａ５と、分周器Ａ５と分周器Ｂ８の２つの分周信号を比較する位相比較器６と、ＶＣＯ４への電圧を出力するループフィルタ２と、位相比較器６の比較信号に応じてループフィルタ２へ電流を供給するチャージポンプ回路３と、ループフィルタ２に対してプリチャージするプリチャージ回路１と、制御部９とを備え、制御部９は、プリチャージ回路１によるプリチャージを、複数のバンドに対応して予め設定された離散的な情報に基づいて離散的に制御する。 （もっと読む）

【課題】 高速起動性、低消費電力性、定常状態における低スプリアス性を同時に満足し、かつ性能を左右するパラメータを最適化する。
【解決手段】 分数分周モードと整数分周モードとを切り換える構成であり、ＰＬＬ起動時から収束に至るまでの収束時間Ｔacq を設定し、その収束時間Ｔacq が、制動係数ζ、固有周波数ω_n 、初期周波数差Ω₀ に対して、
Ｔacq ＝Ω₀²／(2ζω_n³) …(a)
で表されるときに、制動係数ζを0.5 ≦ζ≦１とし、ＰＬＬ起動時に固有周波数ω_n が (a)式を満たすように分数分周モードの分周比を設定し、収束したと見なすタイミングＴs(＝Ｔacq)で、ループフィルタを切り換えることなく、整数分周モードの分周比に切り換える構成である。 （もっと読む）

【課題】従来構成のＰＬＬを用いることなく、高精度の分周を回路増加を抑えつつ実現可能な周波数シンセサイザ及びクロック生成方法を提供する。
【解決手段】周波数シンセサイザは、リファレンスクロック発生器５０１からのＮ相のクロックを基に複数の周波数のクロックを生成する位相選択合成器５０２、５０３を備える。位相選択合成器５０２、５０３において、クロック選択手段５０４は、Ｎ相クロックと位相番号（ｊ：０から（Ｎ−１）までの整数）を入力し、位相番号に対応したクロックを選択することで（Ｎ／Ｍ）ｆのクロックを生成する。位相番号生成手段５０５は、（Ｎ／Ｍ）ｆのクロックと分周分母Ｍ及び分周分子Ｎを入力し、（Ｎ／Ｍ）ｆのクロックに同期して、分周分母Ｍ及び分周分子Ｎから算出される値（Ｍ−Ｎ）を累算し、累算値ＡＣＣをＮで割った剰余を位相番号（ｊ）とする。 （もっと読む）

【課題】広帯域の周波数範囲に対応可能で、量子化ノイズ成分を増大させることなく低消費電力化を図る。
【解決手段】時間デジタル変換器１０４は、発振周波数を制御する周波数制御信号１６を用いて、入力周波数に応じて動作する遅延回路１０−１〜１０−ｎの段数を切り替えるスイッチング素子１２−１〜１２−ｎを備えている。入力周波数の周期に応じて必要な段数の遅延回路だけが動作することとなるため、広帯域の周波数範囲に対応しながらも系全体の低消費電力化を図ることが可能となり、特に高い入力周波数において低消費電力化を図ることができる。 （もっと読む）

【課題】本発明は、所望の駆動周波数に容易に設定可能な圧電振動子の駆動装置及び超音波髪処理装置を提供する。
【解決手段】本発明の圧電振動子の駆動装置は、制御電圧の電圧値に応じて発振周波数が制御されるＶＣＯ１１４と、ＶＣＯ１１４から出力された出力信号を固定の第１分周比で分周し分周信号として出力する固定分周器１１５と、第１基準信号を生成する基準発振部１１１Ａと、分周信号の位相と第１基準信号の位相との差に応じた誤差信号を出力する位相比較器１１２と、この誤差信号を濾波し制御電圧として出力するＬＰＦ１１３とを備え、基準発振部１１１Ａが、第２基準信号を生成する発振器１１１１と、第２基準信号を可変の第２分周比で分周し第１基準信号として出力する可変分周器１１１２と、第２分周比の設定を受け付けてこの第２分周比で発振器１１１１の第２基準信号を分周するように可変分周器１１１２を制御する分周制御部１１１３とを備える。 （もっと読む）

【課題】ＩＣ化が可能なように、ＶＣＯの出力の位相雑音のうち、中心周波数から所望の離調周波数における位相雑音を軽減化した信号発生装置を提供することである。
【解決手段】基準信号を出力する基準信号源１と、発振周波数を電圧制御可能な可変信号源３ａを有し、可変信号源の出力信号を基準信号に位相同期させる複数のＰＬＬ手段３_１、３_２、・・３）と、各ＰＬＬ手段の該各可変信号源の出力信号を合成する合成手段２と、各可変信号源の出力信号の位相が前記合成手段により合成後に同一となるように各可変信号源の出力信号の位相を調整する移相手段４_１、４_２、・・４_Ｍとを備えた。 （もっと読む）

【課題】高速ロックアップ時から安定化期間（ロック状態）へ移行する際に発生する音揺れを無くし、聴感悪化を回避する。
【解決手段】ＰＬＬ回路１００がアンロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が大レベルである高速応答状態となり、ＰＬＬ回路１００がロック状態ではＰＬＬ回路１００がチャージポンプ回路２００のチャージポンプ電流が高速応答状態より少ない小レベルである低速応答状態となる。ＰＬＬ回路１００がアンロック状態からロック状態へ移行するロックアップ時において、ＰＬＬ回路１００が高速応答状態から、チャージポンプ回路２００のチャージポンプ電流が高速応答状態より少なく低速応答状態より多い中レベルである中速応答状態を経由して、低速応答状態へ移行する。 （もっと読む）