【課題】本発明では、汎用ＤＤＳを使用した周波数可変の信号発生装置において、ジッター発生を抑制し、高精度の周波数可変の矩形パルス信号を発生する。
【解決手段】周波数可変の信号発生装置は、設定値に応じて変更される周波数のアナログ信号を出力するＤＤＳ１と、該アナログ信号から該周波数の第１矩形パルス信号を生成するコンパレータ３と、第１矩形パルス信号を設定される分周比で分周した第２矩形パルス信号を出力するプログラマブル分周器４１と、制御部４とを備える。該周波数を高周波数領域側に変更の場合、該分周器に対し第１矩形パルス信号を出力信号Ｓｏとする。該周波数を低周波数領域側に変更の場合、ＤＤＳに対して設定値を分周比倍の値に変更制御して該分周比倍の周波数を有する第１矩形パルス信号を発生させ、分周器において当該分周比で分周した当該周波数の第２矩形パルス信号を出力信号Ｓｏとする。 （もっと読む）

広帯域周波数シンセサイザ（１）が、高周波出力信号（ＦＳ）を供給するための電圧制御発振器（４）と、デュアルモード分周回路（５）と、分周回路の分周モードを選択するための手段（９）と、位相検出器（２）と、ローパスフィルタ（３）とを含む。位相検出器（２）は、基準周波数信号（Ｆｒｅｆ）を分周回路の分周した周波数信号（Ｆｄｉｖ）と比較して、発振器（４）の電圧を制御するためのフィルタリングした信号を供給する。分周回路（５）は、第１のモードＭ１における第１の分周係数Ｎ１で、又は第２のモードＭ２における第１の係数Ｎ１とは異なる第２の係数Ｎ２で、出力信号の周波数を分周して、分周した周波数信号（Ｆｄｉｖ）を供給する。選択手段（９）は、第１及び第２の分周係数Ｎ１及びＮ２により定められる周波数帯域において、分周回路の第１又は第２の分周モードを、プログラムした出力信号の周波数の関数として所定の時間により選択する。この周波数が周波数帯域の中心に近い場合、デュアルモード分周回路が、選択手段（９）のプログラミングに基づいて、第１のモードＭ１における第３の係数Ｎ３で、又は第２のモードＭ２における第３の係数Ｎ３とは異なる第４の分周係数Ｎ４でもって出力信号の周波数を分周する。少なくとも第３の分周係数Ｎ３又は第４の分周係数Ｎ４は、第１又は第２の分周係数Ｎ１又はＮ２とは異なる。この結果、第３及び第４の係数Ｎ３及びＮ４により定まる周波数帯域の中心が、プログラムした出力信号の周波数に対してシフトされる。 （もっと読む）

【課題】出力信号の増加および減少の振幅を小さくする。
【解決手段】入力信号をシグマデルタ変調した出力信号を出力するシグマデルタ変調器であって、直列に接続された複数の累算器と、それぞれの累算器が出力する比較結果信号に基づいて、出力信号を生成する出力信号生成部とを備え、それぞれの累算器は、入力される信号の値を積分し、積分値が基準値以上となった場合に、所定の値の比較結果信号を出力すると共に、積分値から比較結果信号の値を減算し、初段の累算器には、入力信号の値が入力され、他の累算器には、前段の累算器の積分値が入力され、少なくとも一つの累算器は、積分値の波形の所定の高周波成分を除去するローパスフィルタを有するシグマデルタ変調器を提供する。 （もっと読む）

【課題】
電圧制御発振器によって駆動される分数分周方式シンセサイザを有する構造において、周波数精度を維持する。
【解決手段】
このために、最初に、分数分周方式シンセサイザを使用することで、大きな周波数誤差を修正する。つぎに、分数分周方式シンセサイザから電圧制御発振器へ、修正値を毎回少しずつ、ゆっくりと移動させる。
（もっと読む）

【課題】 位相同期発振器において、感度の不安定領域を解消するために不感帯以外の部分でパルスを発生させることにより、位相差に比例してパルス幅が変化し、不感帯で感度が出ない位相状態でも位相情報を検知することができるようにした位相同期発振器を提供する。
【解決手段】電圧制御発振器４の出力信号の一部を可変分周器５を経由して位相比較器２の一方の入力に接続し、基準信号を固定分周器１を介して前記位相比較器２のもう一方の入力に接続し、前記位相比較器２の出力をローパスフィルタ３を介して前記電圧制御発振器４の入力に接続することによりループを形成し、前記可変分周器５を変化させて位相差に比例したパルス幅を発生させて位相情報を検知する。 （もっと読む）

マルチモジュラス・デバイダ（ＭＭＤ）がＭＭＤ入力信号を受信しかつＭＭＤ出力信号ＳＯＵＴを出力する。ＭＭＤはモジュラス・デバイダ・ステージ（ＭＤＳｓ）のチェーンを含む。各ＭＤＳは入力信号を受信し、それを２又は３で割り、そしてその結果を出力信号として出力する。各ＭＤＳは、それが２で割るか又は３で割るかを制御するそれ自体のモジュラス制御信号に応答する。１つの実例では、順次論理素子がＳＯＵＴを出力する。前記チェーンの第１のＭＤＳステージのうちの１つのロージッタ・モジュラス制御信号が、順次論理素子を第１の状態に置くために用いられる。前記チェーンの中間におけるＭＤＳステージうちの１つの出力信号が、前記順次論理素子を第２の状態に置くために用いられる。前記順次論理素子は前記ＭＭＤ入力信号の高い周波数でクロックされないので、電力消費は低い。
（もっと読む）

【課題】ＡＭ受信時とＦＭ受信時の交差周波数を制御することでＳ／Ｎ特性を向上させるＰＬＬシンセサイザ回路を提供する。
【解決手段】基準信号とＰＬＬシンセサイザ回路の出力信号を分周した分周信号との間の位相差に応じた位相差信号を生成する位相比較回路と、位相差信号に基づいて電流制御をするとともに、ＡＭで使用する場合とＦＭで使用する場合で電流制御を切替えてチャージポンプ信号を生成するチャージポンプ回路と、ＡＭで使用する場合とＦＭで使用する場合で、チャージポンプ回路の電流制御を切り替えるためのレジスタ回路と、チャージポンプ信号を入力し平滑化して制御電圧として制御電圧信号に応じた周波数で発振して局部発振信号を出力するＶＣＯ回路と、局部発振信号を分周して分周信号として出力する分周回路と、を具備するＡＭ／ＦＭ受信機用ＰＬＬシンセサイザ回路である。 （もっと読む）

【課題】 周波数設定者の利用形態に応じて発振周波数の設定を容易できるシンセサイザモジュールを提供する。
【解決手段】 ＣＰＵ１０は、ロータリーＳＷ１１の状態を判断し、ロータリーＳＷ１１で設定されたＣＨ番号が有効な値であれば、スイッチによる周波数設定を行い、有効な値でなければ、パワーオフ直前の最終設定周波数を再設定し、その後にシリアルバス１３から入力されたシリアル信号による周波数設定を行うものであり、ロータリーＳＷ１１による設定とシリアル信号による設定をぶつかることなく周波数設定者の利用形態に応じて適正に行うことができるシンセサイザモジュールである。 （もっと読む）

モジュラス分周器ステージ(MDS)は、第1と第2のステージを含んでいる。MDSは、MDSが2分割モードまたは3分割モードのいずれで動作するかを決定するモジュラス除数制御信号Sを受信する。MDSのステージは、他のMDSからフィードバック・モジュラス制御信号も受信する。MDSは、2分割モードの場合、フィードバック・モジュラス制御信号にかかわらず、2で分割（分周）する。電力を節約して使用するため、MDSステージが2分割モードで動作するとき、第1のステージには電力が供給されない。MDSは、3分割モードの場合、フィードバック・モジュラス制御信号に依存して2または3のいずれかで分周する。電力消費をさらに減らすため、MDSステージが3分割モードにあるにもかかわらず2分割動作を行っているとき、第1のステージには電力が供給されない。第1のステージが電力供給されていないとき、電力ダウントランジスタは、第1のステージの出力を適正な論理レベルに維持する。 （もっと読む）

【課題】 高速起動性、低消費電力性、定常状態における低スプリアス性を同時に満足することができるＰＬＬシンセサイザおよび同期引き込みを検出するロック検出器を提供する。
【解決手段】 切換型可変分周器を用いた位相同期ループ（ＰＬＬ）構成により、電圧制御発振器の出力信号の周波数および位相の同期引き込みを行うＰＬＬシンセサイザにおいて、電圧制御発振器の制御電圧Ｖvco をモニタし、その変動量ΔＶvco が所定の範囲よりも大きいか小さいかを判定し、制御電圧の変動量ΔＶvco が所定の範囲よりも小さくなったときに同期判定信号を出力するロック検出器を備える。 （もっと読む）

【課題】送受信動作に使用する周波数シンサセイザとしてフラクショナルＮ ＰＬＬ回路を含むＲＦ通信用半導体集積回路において、ＰＬＬ回路のチャージポンプ回路ＣＰＣのソース電流注入トランジスタとスィンク電流放出トランジスタとのミスマッチに起因する非線型性の影響を軽減する一方、ＰＬＬ回路の位相ノイズを低減するための補償回路の回路規模を小さくして補償回路の制御も単純化すること。
【解決手段】受信動作と送信動作とに使用する周波数シンサセイザＦｒｃｔ＿ＳｙｎｔｈとしてフラクショナルＮ ＰＬＬ回路のクローズドループ帯域を、数十ＫＨｚのオーダーの狭帯域とする。チャージポンプ回路ＣＰＣの２つのトランジスタのミスマッチに起因する非線型性の影響の軽減を最も段純な方法であるオフセット回路ＭＮ２、ＭＮ３によるループフィルタＬＦＣへのｄｃ直流電流Ｉｏｆｆｓｅｔの注入もしくはＬＦＣからのＩｏｆｆｓｅｔの放出によって実現する。 （もっと読む）

【課題】 高速起動性、低消費電力性、定常状態における低スプリアス性を同時に満足させるＰＬＬシンセサイザを構成する。
【解決手段】 可変整数分周器と可変分数分周器としての機能を有し、外部からの切換信号によりこの２つの分周器の機能を切り換える手段を含む切換型可変分周器と、外部からの切換信号により分周比の切り換えが可能な切換型基準分周器と、切換型可変分周器を可変分数分周器として機能させ、かつ切換型基準分周器の出力信号の周波数が電圧制御発振器の出力信号の周波数チャネル間隔より大きくなるようにその分周比を設定する分数分周モードと、切換型可変分周器を可変整数分周器として機能させ、かつ切換型基準分周器の出力信号の周波数が電圧制御発振器の出力信号の周波数チャネル間隔に等しくなるようにその分周比を設定する整数分周モードを切り換える切換制御回路を備える。 （もっと読む）

【課題】ＰＬＬ回路間の相互の干渉を抑える。
【解決手段】検出器３０は、入力信号の周波数がスイープされるＰＬＬ回路２０の出力信号周波数と所定の周波数との差が第１の閾値以下であるか否かを検出する。分周比設定回路４０は、この差が第１の閾値以下である場合にＰＬＬ回路１０の出力信号周波数を変更するように制御する。所定の周波数とは、ＰＬＬ回路１０の出力信号周波数に基づいて予め設定した固定の周波数である。ＰＬＬ回路１０は、ＰＬＬ回路１０の出力信号周波数を定める分周器１１、１６、１７を備え、分周器の分周比を分周比設定回路４０の制御によって変更可能となるように構成する。分周比設定回路４０の制御によって変更された出力信号周波数と変更される前の出力信号周波数との差が第２の閾値以下となるように分周器の分周比を決定する。 （もっと読む）

【課題】ディジタル信号処理回路によってＰＬＬや周波数シンセサイザ等を構成するディジタル処理装置のノイズ低減を確実、容易にする。
【解決手段】ＰＬＬの位相比較演算を行うディジタル処理デバイス１１５をディジタル信号処理回路１１５Ａ〜１１５Ｃで構成する周波数シンセサイザにおいて、ノイズ低減部１１５Ｄは、多数の論理回路要素がほぼ同時にオン／オフ動作するディジタルローパスフィルタ１１５Ｂと同等のオン／オフ動作になる回路構成にし、かつフィルタ１１５Ｂのオン／オフ動作と逆のオン／オフ動作させることでノイズを低減する。 （もっと読む）

【課題】本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。
【解決手段】水晶発振子２２は、所定の固定周波数のクロックを発振する。可変デジタル分周回路２４は、固定周波数を分周比によりデジタル分周し、分周比を変更することができる。システムでコーダ５は、基地局からの基準時間情報を検出する。基準カウンタ１８は、受信装置２０の時間情報を生成する。位相比較器１３は、基準時間情報と時間情報との差分を検出する。分周比制御回路２５は、前記差分に基づいて前記分周比の変更を制御する。また、基準カウンタ１８は、可変デジタル分周回路２４により分周された周波数を有するクロックに基づいて時間情報の生成を行い、時間情報を位相比較器１３にフィードバックさせている。 （もっと読む）

【課題】フラクショナル−Ｎ ＰＬＬ回路のサイクルトゥサイクルジッターを低減すること。
【解決手段】フラクショナル−Ｎ ＰＬＬ回路は、位相周波数比較器ＰＦＤ、チャージポンプ回路Ｃｈ＿Ｐｍｐ、ループフィルタＬｐ＿Ｆｌｔ、電圧制御発振器ＶＣＯ、フラクショナル分周器ＤＩＶ、ΣΔ変調器ΣΔＭｏｄを含む。基準クロック信号ＲＣＬＫと出力帰還信号ＶＣＬＫとの位相差の検出動作に基づくループフィルタＬｐ＿Ｆｌｔの出力電圧ＶＣＮＴの電圧生成動作が時間差を有する複数の動作により実行されるように位相周波数比較器とチャージポンプ回路との一方が構成されている。 （もっと読む）

位相同期回路（ＰＬＬ）設定は、種々の方法および装置を用いて実行される。１つの実施例によれば、１組の所望の位相同期回路特性を満たすＰＬＬ回路について低電力設定が決定される。ＰＬＬ回路（１１０）は、第１の分周器（１１２、１１９）、フィードバック分周器（１１８）およびフラクショナル−Ｎモード（１１１）を有している。
（もっと読む）

【課題】位相比較器のフリップフロップ間の誤差に起因するスプリアスを抑圧することができる位相同期ループ形周波数シンセサイザを得ることを目的とする。
【解決手段】位相比較器３３から出力された位相比較信号Ｄ_nu（ｔ）を第１の利得値α_nuで電圧増幅するとともに、その位相比較器３３から出力された位相比較信号Ｄ_nd（ｔ）を第１の利得値α_nuと異なる第２の利得値α_ndで電圧増幅し、電圧増幅後の位相比較信号Ｄ_nu（ｔ）と電圧増幅後の第２の位相比較信号Ｄ_nd（ｔ）との差分信号を出力する減算回路３３を設ける。 （もっと読む）

【課題】本発明は、ＰＬＬ回路、復調回路、ＩＣカード及びＩＣカード処理装置に関し、例えば非接触により種々のデータを入出力するＩＣカードと、このＩＣカードとデータ通信するＩＣカード処理装置に適用して、簡易な構成で、入力信号が劣化した場合でも確実に入力信号を処理することができるようにする。
【解決手段】９０度位相の異なる発振出力信号による位相比較結果の正負を基準にして制御方向を決定し、この制御方向に発振出力信号を制御する。 （もっと読む）

【課題】入力信号の周波数が変動してもジッタを低減させることが可能なディジタルＰＬＬ装置を提供する。
【解決手段】本発明の一実施形態に係るディジタルＰＬＬ装置は、入力信号に対する再生クロックの位相遅れ、位相進みを検出する位相検出器と、位相検出器からの出力信号を積分し、積分値に応じて位相ずれ信号を発生するランダムウォークフィルタ部と、入力信号の周波数値に応じた値を有する周波数信号を生成する周波数検出器と、位相ずれ信号の値と周波数信号の値とを加算した値を有する制御信号を生成する加算器と、制御信号の値を分周比として、マスタークロックを分周した再生クロックを生成する制御分周部と、を備える。制御分周部における分周比の中心値Ｎ（Ｎは自然数）は、周波数信号の値によって定められることを特徴とする。 （もっと読む）