【課題】変調信号の復調を実行する際の消費電力を低減し、かつ実装コストを抑制することが可能な信号処理装置を提供する。
【解決手段】本発明に係る信号処理装置は、互いにほぼ直交する第１及び第２のリファレンス信号を生成する発振器と、搬送波周波数からベースバンド周波数に変換された変調信号の同相成分を示す第１信号と当該変調信号の直交成分を示す第２信号を入力する入力部と、第１信号と第１リファレンス信号の位相比較を行って、比較結果に応じた位相差を示す第１位相差信号を出力する第１位相比較器と、第２信号と第２リファレンス信号の位相比較を行って、比較結果に応じた位相差を示す第２位相差信号を出力する第２位相比較器と、第２位相差信号から第１位相差信号を減算し、合成位相差信号を出力する合成部を備え、合成部から出力された信号を復調信号として出力すると共に、発信器への入力として用いる。 （もっと読む）

【課題】位相比較器および信号発振器をデジタル化することによって短時間に同期を確立し、同期状態を高精度でしかも高安定に保持することができるデジタルシンセサイザあるいはデジタル同期発振器を提供する。
【解決手段】少なくとも、デジタル位相比較器２１と、デジタル制御発振器２２と、分周器２３から構成する。
【効果】通信システムにおいて同じ周波数であることが必須の２つの入力信号の間で短時間に同期を確立し、入力信号が停止した場合あるいは取去られた場合にも、同期状態を高精度でしかも高安定に保持する。 （もっと読む）

【課題】 原子発振器の出力する安定な周波数の信号を使う場所が離れている場合に、その信号を長い同軸ケーブルで搬送していた。外部環境が同軸ケーブルに影響して発生する信号の周波数の揺らぎを削減する。
【解決手段】金属原子に対する励起光を出力する光源部１を設置する。その場所から離れて設置された原子共鳴部３０には、該光源部１からの出射光を伝播させる光ファイバ３３，３４から出射される励起光と共鳴マイクロ波とを入力する。原子共鳴部３０は、光マイクロ波二重共鳴を起し、その際に生じる共鳴周波数を出力する。 （もっと読む）

【課題】データ信号からクロックを復調する際に、周波数ロックがはずれることを防ぎ、再生装置の再生品質を高める。
【解決手段】ＰＬＬ回路２００は位相追従ループと周波数追従ループを備える。周波数追従ループは、周波数比較器２０２とローパスフィルタＬＰＦ２２５とを備える。周波数比較器２０２は、復調クロックＣＬＫとデータ信号Ｓ１との周波数差を検出し、検出結果に応じた周波数誤差信号を出力する。ＬＰＦ２２５は、周波数誤差信号に応じて充放電するコンデンサ２２６の充放電により周波数誤差信号を平滑して周波数制御電圧信号ＦＶＣを得る。第１の制御部２４０と第２の制御部２５０は、周波数ロック状態において、周波数比較器２０２からＬＰＦ２２５への出力が遮断されるオフ期間と遮断されないオン期間が交互に繰り返されるように制御し、オフ期間においてリーク電流に起因するＦＶＣの変動を補正する。 （もっと読む）

【課題】ＣＤＲ回路側の原因による接続ノード間の同期化の非成立を抑制し、接続失敗を抑制することができる同期損失防止方法及び同期損失防止装置を提供する。
【解決手段】受信データから同期化クロックを生成するＣＤＲ（Clock Data Recovery ）回路と、受信データの受信開始から同期化検出時間Ｎを経過しても同期化クロックに基づく接続ノード間の同期化が非成立のときに、接続失敗処理を行う接続失敗処理段階（Ｓ１５）と、受信データの受信開始から同期化リトライ判定時間（Ｎ／２）を経過しても同期化クロックに基づく接続ノード間の同期化が非成立のときに、ＣＤＲ回路の動作を補正処理する補正処理段階（Ｓ１３）とを備える。 （もっと読む）

【課題】ＬＳＩ化に適し且つ従来のＰＬＬを用いたのと同等の特性を設定できるシリアルデータインターフェースのＣＤＲ回路を提供する。
【解決手段】本発明のＣＤＲ回路は、所定周波数のクロックの周期Ｔ１をＮ分割したＴ２時間ずつずらしたＮ相のクロックを出力する手段、シリアル転送されたデータをＴ２時間毎にサンプリングする手段、サンプリングしたデータを周期Ｔ１毎に第１のＮビットパラレルデータに変換する手段、サンプリングしたデータのデータ変化点を示す第２のＮビットパラレルデータに変換する手段、及び、第２のＮビットパラレルデータを位相情報入力としてシリアルデータのデータ変化点の略中間位置を示す第３のＮビットパラレルデータを出力する手段を有し、第３のＮビットパラレルデータが示したビット位置と同じ、第１のＮビットパラレルデータのビット位置データを復元データとすることを特徴とする。 （もっと読む）

【課題】設定すべきパラメータ数が減ぜられて使い勝手の向上が図られると共に、回路の簡略化を図ることが可能な分数分周ＰＬＬ装置、およびその制御方法を提供すること
【解決手段】第１分周信号ｆｐｒの初期のＡサイクルの期間は、第２分周信号ｆＡがハイレベル、第３分周信号ｆＢがローレベルに維持される。３モジュラスプリスケーラ１３は（Ｍ＋１）分周値となる。引き続くＢサイクルでは、第２分周信号ｆＡがローレベル、第３分周信号ｆＢがハイレベルである。３モジュラスプリスケーラ１３は、ΣΔ変調器８から出力される擬似乱数の符号に合わせて、負値の場合に（Ｍ−１）分周値、正値の場合に（Ｍ＋１）分周値となる。その後は、Ｍ分周となる。比較分周器４では、擬似乱数値Ｂｘを含む（ＭＮ＋Ａ＋Ｂｘ）の分周値が得られる。負値を含む擬似乱数をそのまま使用してΣΔ変調による分数分周を実現できる。 （もっと読む）

【課題】ディスクの回転に安定して同期した記録クロックを生成できるようにする。
【解決手段】ディスク状記録媒体に形成されているウォブルを読み取ってウォブル信号を検出し、前記ウォブル信号に基いて記録用のクロック信号を生成する記録装置であって、前記ディスク状記録媒体のウォブル周期に関連した周波数を有するクロックを生成する第１のクロック生成手段と、前記ディスク状記録媒体にデータを記録するためのチャネル周期に関連した周波数を有するクロックを生成する第２のクロック生成手段とを備え、前記第１のクロック生成手段に組み込まれているＤＶＣＯ部と同一のＤＶＣＯ部を組み込んで前記第２のクロック生成手段を構成する。 （もっと読む）

【課題】回路規模や消費電力を増大させることなく、記録クロック及び再生クロックを安定して生成できるようにする。
【解決手段】ディスク状記録媒体に形成されたウォブル信号を検出するウォブル信号検出手段と、前記ウォブル信号検出手段によって検出されたウォブル信号に基いて、ウォブル周期に関連した周波数を有する第１のクロックを生成する第１のクロック生成手段と、前記第１のクロック生成手段が前記第１のクロックを生成する際の制御信号に予め設定された処理が施された周波数成分を制御信号とし、チャネル周期に関連した周波数を有するチャネルクロックを生成する第２のクロック生成手段とを有し、前記第１のクロック生成手段に組み込む電圧制御発振器と、前記第２のクロック生成手段に組み込む電圧制御発振器とを同一の構成にする。 （もっと読む）

【課題】 ゼロクロスポイント検出用のハードを用いることなく、位相差の検出機能を実現する。
【解決手段】 位相差検出回路は、検出信号と内部基準信号の位相差を検出するための回路であって、ｄ−ｑ軸変換ユニット５と、１周期全加算ユニット６と、位相差算出ユニット７とを備えている。ｄ−ｑ軸変換ユニット５は、内部基準信号を用いて検出信号をｄ−ｑ軸変換することで、瞬時値有効分ｄと瞬時値無効分ｑとを算出する。１周期全加算ユニット６は、瞬時値有効分ｄを１周期全加算することで有効分Ｄを算出して、さらに瞬時値無効分ｑを１周期全加算することで無効分Ｑを算出する。位相差算出ユニット７は、有効分Ｄと無効分Ｑを用いて位相差を算出する。 （もっと読む）

【課題】簡易な構成で入力信号と同一周波数、同一位相の再生信号を出力すること。
【解決手段】位相同期回路１は、ＶＣＯ１３、混合器１１、ＬＰＦ１２からなる第１のフィードバックループで周波数を合わせ、第１のフィードバックループで得られた制御信号をＶＣＯ２３、混合器２１、ＬＰＦ２２、加算器２４からなる第２のフィードバックループに供給することで、第２フィードバックループから周波数と位相がともに入力信号と同一な再生信号を出力する。 （もっと読む）

【課題】パルス状の入力信号のサンプリングを正確に行うことを可能とする。
【解決手段】入力信号のパルスの変動点を検出し、検出された入力信号のパルスの変動点から所定の位相幅ずれた位相点を入力信号のタイミングとして設定することにより、上記課題を解決することができる。 （もっと読む）

【課題】再生信号の分解能が著しく低下した場合にも、安定して精度よくクロックを生成し、高速かつ安定したデータＰＬＬを用いたデータ再生装置を提供する。
【解決手段】データ再生装置において、ピックアップ１０２の出力信号を所定のクロックでアナログ／デジタル変換するＡ／Ｄ変換器１０４と、Ａ／Ｄ変換器１０４の出力信号を所望の特性に等化する波形等化回路１０５と、波形等化回路１０５の出力信号を最尤復号する最尤復号回路１０６と、クロックの位相誤差を検出する位相誤差検出回路１０７と、等化誤差を検出する等化誤差検出回路１１０と、位相誤差検出回路１０７の出力信号および等化誤差検出回路１１０の出力信号を加算する加算器１１１と、加算器１１１の出力信号により制御されてクロックを生成する電圧制御発振器１１４とを備えた。 （もっと読む）

【課題】クロック周波数を上げることなく、受信精度を向上させる。
【解決手段】分周器１３１は、クロック信号f_clkを８分周することにより、PSK変調されたデジタル信号DATAとほぼ同じ周波数の互いにπ／２だけ位相が異なる信号sin(wt)、信号cos(wt)を生成する。ACT１３６は、信号sin(wt)および信号cos(wt)を仮想的に制御角Φだけ移相させた信号と信号DATAとの位相を比較した結果を示す信号ΣV１１および信号ΣV１２に基づいて、信号DATAと仮想の信号sin(wt＋Φ)の位相を同期させるように、cosΦに対応するパラメータcos_paraおよびsinΦに対応するパラメータsin_paraの値を制御する。また、ACT１３６は、信号ΣＶ１１およびΣＶ１２に基づいて、CPUが信号DATAからデータを読み出すタイミングを制御する。本発明は、非接触ICチップに適用できる。 （もっと読む）

【課題】ジッタをデジタル的に発生させることにより、ジッタに関する調整が可能でありジッタ非注入時の信号劣化が生じることを防止したジッタ発生装置を提供する。
【解決手段】本実施の形態におけるジッタ発生装置では、第２カウンタ５が出力する−１〜１の範囲内のランダムな整数値のカウンタ値を第１カウンタ２が出力するカウンタ値に加算して、波形メモリ３にアドレスとして入力し振幅データから波形を得ることにより、ジッタをデジタル的に発生させ、波形２０に対して波形２１，２２の波形の間をランダムにゆらいだ、ジッタが注入された波形を得ることが可能となる。 （もっと読む）

【課題】本発明では、汎用ＤＤＳを使用した周波数可変の信号発生装置において、ジッター発生を抑制し、高精度の周波数可変の矩形パルス信号を発生する。
【解決手段】周波数可変の信号発生装置は、設定値に応じて変更される周波数のアナログ信号を出力するＤＤＳ１と、該アナログ信号から該周波数の第１矩形パルス信号を生成するコンパレータ３と、第１矩形パルス信号を設定される分周比で分周した第２矩形パルス信号を出力するプログラマブル分周器４１と、制御部４とを備える。該周波数を高周波数領域側に変更の場合、該分周器に対し第１矩形パルス信号を出力信号Ｓｏとする。該周波数を低周波数領域側に変更の場合、ＤＤＳに対して設定値を分周比倍の値に変更制御して該分周比倍の周波数を有する第１矩形パルス信号を発生させ、分周器において当該分周比で分周した当該周波数の第２矩形パルス信号を出力信号Ｓｏとする。 （もっと読む）

【課題】
過剰な位相雑音が検出されたとしても、同期外れを起しにくいクロックリカバリ回路を提供する。
【解決手段】
位相比較回路と、フィルタと、電圧制御型発振回路とを有するＰＬＬ回路を有するクロックリカバリ回路において、入力されるデータ信号に含まれるパターンを用いて、データ信号と前記電圧制御型発振回路から出力されるクロック信号との±πを超える位相差を検出し、その位相差に応じた信号を発生させる信号発生回路と、その信号を前記位相比較回路からの出力信号に加算する回路とを備える。 （もっと読む）

【課題】トランスミッタ・クロック・ジッタや符号間干渉が大きい場合であっても安定してクロック信号およびデータを復元することができるクロックデータ復元装置を提供する。
【解決手段】クロックデータ復元装置１は、サンプラ部１０、検出部２０、オフセット決定部３０、クロック出力部４０およびＤＡ変換部５０を備える。クロック信号ＣＫ，ＣＫＸの位相は、入力デジタル信号の位相と一致するよう調整される。サンプラ部１０におけるオフセット付与量（±Ｖoff）は、値Ｄ(n-1)がハイレベルである場合の第１信号のデータ遷移時刻の分布のピーク時刻と一致するよう調整され、値Ｄ(n-1)がローレベルである場合の第２信号のデータ遷移時刻の分布のピーク時刻と一致するよう調整される。復元されたクロック信号として、クロック信号ＣＫ，ＣＫＸの何れかが出力される。復元されたデータとして、デジタル値Ｄ(n)の時系列データが出力される。 （もっと読む）

【課題】より正確にクロック信号およびデータを復元することができるクロックデータ復元装置を提供する。
【解決手段】クロックデータ復元装置１は、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部１０、サンプラ部２０、クロック生成部３０、イコライザ制御部４０および位相モニタ部５０を備える。イコライザ部１０、サンプラ部２０およびイコライザ制御部４０によるループ処理により、イコライザ部１０におけるデジタル信号のレベル調整量の制御が行われるが、一方で、クロック信号ＣＫとデジタル信号との間の位相差が所定値より大きいときには当該制御が位相モニタ部５０により停止される。これにより、より正確にクロック信号およびデータが復元され得る。 （もっと読む）

【課題】 中心周波数と周波数可変範囲を自在に設定できる高安定、高精度な電圧制御発振器を提供すること。
【解決手段】 第１の水晶発振器の第１の周波数成分と、第２の水晶発振器の第２の周波数成分とを加算器等で加算する等して、所望の中心周波数および所望の可変周波数範囲を作る。 （もっと読む）