【課題】ディジタル回路で構成されるＡＤＰＬＬにおいて、位相差０近傍における位相差
検出を改善することができる技術を提供する。
【解決手段】基準信号ＶＲＥＦフィードバック信号ＶＤＩＶとの位相及び周波数を比較するＰＦＤと、ＰＦＤの出力をディジタル値に変換するＴＤＣと、ＴＤＣの出力から高周波雑音成分を除去するＤＬＦと、ＤＬＦの出力に基づいて制御されるＤＣＯと、ＤＣＯの出力を分周しフィードバック信号ＶＤＩＶを出力するＤＩＶによりフィードバックループが構成される。フィードバックループのいずれかの箇所にオフセット値が加算され、フィードバック信号ＶＤＩＶの位相が制御され、ロック時にもＴＤＣに０ではない値が入力される。 （もっと読む）

【課題】磁気量子数ｍ_F＝０におけるＥＩＴ信号のピーク値を高くした原子発振器を提供する。
【解決手段】本発明の原子発振器１００は、アルカリ金属原子に電磁誘起透過現象を発現させるための第１の共鳴光、及び第２の共鳴光を発生する半導体レーザー（光源）１と、半導体レーザー１から発生した共鳴光１ａを円偏光するλ／４波長板２と、アルカリ金属原子が封入された原子セル３と、原子セル３から出射した共鳴光３ａの強度を検出する光検出手段５と、アルカリ金属原子に所定の強度の直流磁場を与える直流磁場発生手段４と、直流磁場の強度に応じた所定の周波数の交流磁場をアルカリ金属原子に与える交流磁場発生手段８と、光検出手段５から出力された共鳴光の中心波長を制御する中心波長制御手段９と、アルカリ金属原子にＥＩＴ現象を発現させるように、第１の共鳴光と第２の共鳴光との周波数差を制御する制御手段１０と、を備えて構成されている。 （もっと読む）

【課題】専用の電源を不要として、小型化と省エネを実現した原子発振器を提供する。
【解決手段】本実施形態に係る原子発振器１００は、アルカリ金属原子（Ｎａ、Ｒｂ、Ｃｓ）が封入された原子セル３と、アルカリ金属原子に電磁誘起透過現象を発現させるための共鳴光２を照射する半導体レーザー（光源）１と、原子セル３を透過した透過光（共鳴光対）４を検出する光検出手段５と、アルカリ金属原子が発する蛍光６の強度に応じた電力を発電する太陽電池（発電手段）７と、太陽電池７から供給された電力によってアルカリ金属原子に与える磁場を発生するコイル（磁場発生手段）８と、光検出手段５で検知した信号を同期制御する制御手段９と、を備えて構成されている。 （もっと読む）

【課題】局所的な温度上昇が発生した場合であっても、温度センサによる補正値と水晶振動子の周波数ドリフトとの追従ができる電子機器を提供する。
【解決手段】温度センサ素子で計測された温度を用いて水晶振動子の振動に対する補正を行う電子機器１は、基板上に配置された水晶振動子１３と、温度を計測する温度センサ素子１４とを備え、前記主表面のうち前記水晶振動子１３で覆われた部分領域の基板内部に前記温度センサ素子１４の少なくとも一部が配置される。 （もっと読む）

【課題】半導体集積回路の電磁干渉を減少させる周波数調整装置及びそれを含むＤＬＬ回路を提供する。
【解決手段】本発明の周波数調整装置は、基準クロックの周波数を複数の分周比に分周して複数のビットの周波数制御信号を生成する周波数制御信号生成部、及び前記複数のビットの周波数制御信号に応答して、入力される前記基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 （もっと読む）

【課題】煩雑なメンテナンスを行わなくても周波数精度を高く保つことができ、かつ変調信号による周波数偏移を大きくすることができる無線機を提供する。
【解決手段】基準信号を出力する電圧制御水晶発振器と、高周波信号を出力する電圧制御発振器と、基準信号と高周波信号とが入力され、高周波信号の位相が基準信号と同じになるように位相同期を行う位相同期回路と、参照信号を発生する参照信号発生部と、基準信号の周波数を補正する周波数補正信号を電圧制御水晶発振器に出力するとともに、基準信号と参照信号とに基づき、基準信号の周波数が参照信号の周波数に対して所定の範囲内となるように周波数補正信号の値を変更する制御部と、から無線機を構成する。 （もっと読む）

【課題】１回のキャリブレーションによって電圧制御発振器のフリーラン発振周波数がＰＬＬロックレンジ内に入るようにして、キャリブレーション時間の大幅な時間短縮が可能となり、低消費電流化に貢献できるようにする。
【解決手段】ＰＬＬループをオープンにし、電圧制御発振器１に制御電圧Ｖｃとして基準電圧Ｖａを入力したとき、基準信号ｆ３のパルスによって帰還信号ｆ２のパルス幅をカウントし、得られたカウント値に基づき、電圧制御発振器１の発振周波数ｆ１を調整するキャリブレーションを実行するキャリブレーション回路１０を設ける。 （もっと読む）

【課題】発振周波数のトリミングを行うクロック発振回路であって、ＣＲ発振回路の特性に起因する発振周波数のばらつきを低減することが可能なクロック発振回路を提供する。
【解決手段】クロック発振回路は、周波数調整コードに応じた発振周波数のクロック信号を生成する発振部１０１と、発振部１０１の発振周波数をカウントするＯＳＣクロックカウンタ１０２と、外部接続された水晶発振器の発振周波数をカウントする基準クロックカウンタ１０３と、両発振周波数の比較を行う比較回路１０４とを備える。また、周波数調整コードの自動探索を行う探索回路１０５を備える。探索回路１０５は、周波数調整動作時において、発振部１０１に対する周波数調整コードの設定と、比較回路１０４による比較結果に応じた周波数調整コードの更新とを繰り返し行うことにより、周波数調整コードの自動探索を行う。 （もっと読む）

【課題】本発明は、Ｃ／Ｎの向上及び高速な周波数の切り替えを両立するＰＬＬ回路を提供することを目的とする。
【解決手段】本発明は、基準信号ＦＲＥＦと出力信号ＣＫＶの間の位相差が０になるような出力信号ＣＫＶを出力するＤＣＯ１と、位相差を示すデジタル信号を出力する位相検出器１０と、位相差を示すアナログ信号を出力し、デジタル信号の少なくとも最下位１ビットに相当し位相差として０を含む位相差の範囲内で、位相差とアナログ信号の間の線形特性を有するＥＸＯＲ型位相比較器２１と、デジタル信号が示す位相差が、デジタル信号の最下位１ビットに相当し位相差として０を含む位相差の範囲内に入ったとき、位相比較の主体を位相検出器１０からＥＸＯＲ型位相比較器２１へ切り替える切替制御部Ｓと、を備えることを特徴とするＰＬＬ回路Ｐである。 （もっと読む）

【課題】局部発振器の位相雑音性能の改善により、送信信号に含まれる隣接チャネル漏洩信号を大幅に低減することができる無線送信機を提供する。
【解決手段】ディジタルデータ信号を出力するデータ信号生成回路と、ディジタルデータ信号をディジタル／アナログ変換し、中間周波数のＩＦ信号を出力するディジタル／アナログ変換回路と、ＩＦ信号と局部発振器から出力されるローカル信号とをミキシングし、無線周波数のＲＦ送信信号を出力する直交ミキサ回路とを備えた無線送信機において、データ信号生成回路は、ディジタル／アナログ変換回路から出力されるＩＦ信号の周波数が送信チャネルに応じて切り替わるディジタルデータ信号を出力する構成であり、局部発振器は、ＲＦ送信信号のチャネル周波数間隔のｎ倍（ｎは３以上の整数）の周波数間隔のローカル信号を切り替えて出力する構成である。 （もっと読む）

【課題】ディジタル型ＰＬＬ回路を備えた高周波信号処理装置および無線通信システムにおいて、スプリアスの影響を低減する。
【解決手段】例えば、ディジタル位相比較部ＤＰＦＤ、ディジタルロウパスフィルタＤＬＰＦ、ディジタル制御発振部ＤＣＯ、マルチモジュールドライバ部（分周部）ＭＭＤを備えたディジタル型ＰＬＬ回路において、ＤＬＰＦのクロック信号ＣＫ_ＤＬＰＦのクロック周波数が複数の選択肢の中から選択可能に構成される。当該クロック周波数は、基準発振信号Ｆｒｅｆの整数倍の周波数の中から、ＤＣＯの発振出力信号ＲＦｄｃｏに対して規格上のどの周波数帯を設定するかに応じて選択される。 （もっと読む）

【課題】帯域制限フィルタを含むＰＬＬのロックアップ時間を短縮する。
【解決手段】実施形態によれば、周波数調整回路２００は、レジスタ２１３と、デジタルアナログ変換器２２０と、帯域制限フィルタ２５０と、バッファアンプ２４０とを含む。レジスタ２１３は、第１の動作モードの終了時にデジタル制御コード１２を保存し、第３の動作モードの開始時に出力する。第１の動作モードにおいて、制御電圧１５を持つアナログ制御信号１４が電圧制御発振器１１０の制御端子に供給される。第２の動作モードにおいて、アナログ制御信号１４がバッファアンプ２４０に供給され、バッファアンプ２４０は帯域制限フィルタ２５０を駆動し、帯域制限フィルタ２５０は制御電圧１５を生成する。第３の動作モードにおいて、アナログ制御信号１４が帯域制限フィルタ２５０に供給され、帯域制限フィルタ２５０は制御電圧１５を生成する。 （もっと読む）

【課題】スペクトルのピークを抑制する。
【解決手段】発振回路２は、基準クロック信号ＣＫ_ＲＥＦを受け、出力クロック信号ＣＫ_ＯＵＴを生成する。プログラマブル分周器１８は、その分周比が少なくとも２値で切りかえ可能に構成され、出力クロック信号ＣＫ_ＯＵＴを設定された分周比で分周し、分周クロック信号ＣＫ_ＤＩＶを生成する。位相比較器１０は、基準クロック信号ＣＫ_ＲＥＦと分周クロック信号ＣＫ_ＤＩＶの位相差に応じた位相差信号Ｓ１を生成する。ループフィルタ１２は、位相差信号Ｓ１を平滑化する。ＶＣＯ（電圧制御発振器）１４は、ループフィルタ１２から出力される位相差信号Ｓ２に応じた周波数で発振し、出力クロック信号ＣＫ_ＯＵＴを生成する。制御部２０は、プログラマブル分周器１８の分周比を、時分割的に切りかえることにより出力クロック信号ＣＫ_ＯＵＴのスペクトルを拡散させる。 （もっと読む）

【課題】メモリの容量を抑えることができる発振装置を提供すること。
【解決手段】第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する差分対応値を求める周波数差検出部と、この周波数差検出部にて検出された前記差分対応値ｘに基づいて環境温度が基準温度と異なることに起因するｆ１の周波数補正値を取得する補正値取得部と、を備え、装置固有の除算係数をｋとすると、前記補正値取得部は、ｘ／ｋに相当する値であるＸについてｎ次の多項式を演算することによりｆ１の周波数補正値を求める機能を備えるように装置を構成して、多項式の係数を小さくする。 （もっと読む）

【課題】 異なる複数の基準周波数に同期したクロックを生成でき、また、自走動作時に、ノイズの発生と消費電力を低減することができるクロック生成装置を提供する
【解決手段】 複数の外部基準クロックを入力可能とし、信号レベル検出回路２４，２５部が入力された外部基準信号の帯域毎にレベル検出し、マイクロコントローラ４が、検出された信号レベルに応じて、一つの外部基準信号のみが適正レベルであった場合に、自走制御信号によりクロック選択回路３４の外部基準クロックの出力をイネーブルとし、選択制御信号により適正レベルであった外部基準クロックを選択させ、それ以外の場合には、自走制御信号によりクロック選択回路３４の外部基準クロックの出力をディセーブルとすると共に、ＰＬＬ−ＩＣ５をパワーダウンさせて、電圧制御発振器９に自走制御用直流電圧生成回路６からの電圧に基づいて自走発振を行わせるクロック生成装置としている。 （もっと読む）

【課題】 基準発振器、ＶＣＯ、位相比較器の純度が低くても位相雑音特性を良好にする。
【解決手段】 基準発振器２８ａが発振する基準周波数ｆ_refをＢＳ放送波のチャンネル間隔とされる３８．３６ＭＨｚに設定する。そして、中間周波数を２８２．２８（＝７×３８．３６+１３．７６）ＭＨｚとした場合は、１０４９．４８ＭＨｚのチャンネル周波数とされるＢＳ−１チャンネルがアサインされるＢＳ−ＩＦレベル調整ユニット１０では、局部発振器２８の出力周波数ｆ_outが７６７．２ＭＨｚになり、分周器２８ｅの分周数Ｎを２０とすればよい。基準周波数ｆ_refを３８．３６ＭＨｚと高くすることができるため、局部発振器２８の位相雑音特性が良好になる。 （もっと読む）

【課題】インターポレータ方式のクロックデータ復元回路において、インターポレータ回路の広帯域化を行わず、マルチレートに対応したクロックデータ復元回路を実現する。
【解決の手段】インターポレータ回路の生成クロックを分周し、リカバリクロックを生成する。また、インターポレータ回路が生成するクロックの位相を制御するポインタは分周前のクロックを使い、その他の回路は分周後のリカバリクロックを使い動作する。 （もっと読む）

【課題】高速なクロックを内部回路に供給するためには、消費電力の高いクロックバッファを必要とする。そのため、高速なクロックを低消費電力で供給するクロック供給回路及び半導体集積回路が、望まれる。
【解決手段】クロック供給回路は、電圧制御発振器を含むＰＬＬ回路と、電圧制御発振器の発振周波数を制御する発振制御電圧に基づいて、電圧制御発振器の発振周波数と略同一の周波数を持つクロックを、ＰＬＬ回路のリファレンスクロックに同期させて出力する自己発振型バッファ回路と、を備えている。 （もっと読む）

【課題】短時間でかつ正確に、所望の周波数の発振信号にロック可能なＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、粗調整ループ部と微調整ループ部を有する。前記粗調整ループ部は、前記複数の第１切替部の切替情報を記憶する切替情報記憶部と、複数の第１切替部の新たな切替情報を設定する切替情報設定部と、切替情報設定部で設定した複数の第１切替部の切替情報に基づいて調整した電圧制御型発振器の発振信号を分周した分周信号を生成する分周器と、分周信号の周波数と基準信号の周波数とを比較した結果に基づいて、切替情報設定部に対して切替情報の再設定を指示する発振周波数調整部と、切替情報設定部で設定した切替情報と、切替情報記憶部に記憶されている切替情報と、の差分情報を生成し、該差分情報が所定の閾値範囲内であれば、ループ制御部に粗調整の終了を報知し、差分情報が閾値範囲外の場合には、切替情報設定部に対して切替情報の再設定を指示する比較器と、を有する。 （もっと読む）