【課題】チャージポンプの線形動作範囲を広くする。
【解決手段】一実施形態によるチャージポンプは、アップ（ＵＰ）信号を受け取り、そのＵＰ信号の受け取りに応答して正の電源から出力ノードに対応する出力電流を送るように動作可能な第１の入力トランジスタを含む。このチャージポンプは、ダウン（ＤＮ）信号を受け取り、そのＤＮ信号の受け取りに応答して、第２の対応する出力電流を負の電源から出力ノードに送るように動作可能な第２の入力トランジスタをさらに含む。また、このチャージポンプは、第１の入力トランジスタと出力ノードとの間の第１の電流経路に配置された第１のカスコードトランジスタと第２のカスコードトランジスタを含み、第２の入力トランジスタと出力ノードとの間の第２の電流経路に配置された第３のカスコードトランジスタと第４のカスコードトランジスタを含む。このチャージポンプは、第１、第２、第３及び第４のカスコードトランジスタのゲートに結合した電流ミラーをさらに含む。 （もっと読む）

【課題】従来のＰＬＬ回路は、位相オフセットが発生する問題があった。
【解決手段】本発明にかかるＰＬＬ回路は、基準クロック信号と帰還クロック信号との位相差に基づきアップ信号及びダウン信号を出力する位相比較回路１０と、アップ信号及びダウン信号のパルス幅を補正して補正アップ信号及び補正ダウン信号を出力するオフセット補正回路１１と、補正アップ信号及び補正ダウン信号に基づいて出力電圧を上昇又は下降させる第１のチャージポンプ回路１２と、当該出力電圧の電圧値に応じて発振周波数が制御される出力クロック信号を出力する電圧制御発振回路１４とを有し、オフセット補正回路１１は、基準クロック信号と帰還クロック信号との位相が揃っているときにチャージポンプ出力電圧が略一定の値となるように補正アップ信号及び補正ダウン信号のうち少なくとも一方のパルス幅を設定することを特徴とするものである。 （もっと読む）

【課題】クワッドレチャ・ハイブリッドを使用して、進相端子と遅相端子に可変リアクタ
ンス素子を接続することにより、所望する位相に変調すると共に、出力レベルの変動を最
小限に抑えた位相変調器を提供する。
【解決手段】この位相変調器１１は、発振信号ＶＩを発振する発振源２４と、発振源２４
から発振された発振信号ＶＩを入力する入力端子ａと、発振信号ＶＩの位相に対して位相
が進む進相端子ｃと、発振信号ＶＩの位相に対して位相が遅れる遅相端子ｂと、進相端子
ｃに現れる位相と遅相端子ｂに現れる位相とを合成して出力する出力端子ｄと、を有する
クワッドレチャ・ハイブリッド３０と、可変容量素子Ｃ３と、可変容量素子Ｃ４と、出力
端子ｄと、を備えて構成されている。 （もっと読む）

【課題】チャージポンプ回路のスイッチングトランジスタを大振幅の制御信号で駆動すると、ソース、ドレインの寄生容量、ゲート電極下のチャンネル電荷により、出力電流に乱れが生じる。特にチャージポンプの出力電流が小さい場合顕著になる。
【解決手段】電流源１０，１１の出力をスイッチングするための差動構成の差動スイッチング回路１２，１３を設け、差動スイッチング回路１２，１３を構成するトランジスタのゲートにかかる論理振幅を振幅制限／減衰回路１４，１５を用いて小さくすることで、寄生容量、チャンネル電荷による出力電流の乱れを改善する。 （もっと読む）

【課題】データレートの高低にかかわらずデータ信号と遅延クロック信号との位相関係を最適に調整する位相調整回路を実現する。
【解決手段】離散的にデータ信号Dataとクロック信号CLKとの位相を調整する位相調整回路は、クロック信号CLKを遅延させて遅延クロック信号Rclkを生成する遅延線(10A)、データ信号Dataと遅延クロック信号CLKとの位相を比較する位相比較器(20)、位相比較器(20)の比較結果に基づいて、遅延制御信号SSxを出力する遅延制御部(30)、クロック信号CLKの周波数に基づいて、遅延制御信号RSxを出力する遅延制御部(40A)を備えている。ここで、遅延線(10A)は、制御信号に基づいて、クロック信号に対する遅延クロック信号の遅延量を決定する。 （もっと読む）

【課題】デジタル制御方法とアナログ制御方法を混合して動作範囲を極大化する、デジタルとアナログ制御を用いた電圧制御遅延ラインの遅延セル回路を提供する。
【解決手段】本発明は、差動入力クロック信号が印加される差動入力トランジスタと、電源供給端に一方端が接続され、アナログ制御電圧に応答してファイン遅延量を調節するためのアナログ制御トランジスタ部と、前記アナログ制御トランジスタ部と前記差動入力トランジスタとの間に接続され、デジタルコードに応答してコース遅延量を調節するためのデジタル制御トランジスタ部とを備える。 （もっと読む）

【課題】スペクトラム拡散クロックを発生し、参照クロック信号及び出力クロック信号の高精度な位相の制御を行うことが可能なクロック発生回路及びクロック発生方法を提供すること。
【解決手段】
入力分周部７０は、入力クロック信号ＣＬＫＲを５０分周して、分周入力クロック信号ＣＬＫＳを出力する。ＤＬＬ回路８０は、遅延制御信号ＤＣＳ１、ＤＣＳ２を求める動作を行う。変調回路４０は、遅延制御信号ＤＣＳ１、ＤＣＳ２および変調制御回路５０から出力される変調信号ＭＯＤに応じて、分周入力クロック信号ＣＬＫＳを変調し、変調クロック信号ＣＬＫＮを出力する。位相比較器１１は、変調クロック信号ＣＬＫＮ及び分周内部クロック信号ＣＬＫＭの位相差を検知する。クロック生成部２０は、位相比較器１１の位相差信号に応じた周波数の出力クロック信号ＣＬＫＯを生成する。 （もっと読む）