【課題】 広帯域無線通信を行う送信機に用いられ、電源変換効率を向上させると共に、電圧レベル切替の遷移時間の影響を低減し、出力信号の歪特性を改善することができる電源回路を提供する。
【解決手段】 入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、制御信号によりプッシュプル増幅部に提供する電源電圧の電圧レベルを可変とする可変電源部と、入力信号に基づいて電源電圧の電圧レベルを制御する制御信号を出力するスイッチ制御部８３′と、入力信号を特定の時間遅延させるタイミング制御部１２１を備え、スイッチ制御部８３′が、制御信号の立ち上げの場合に、タイミング制御部１２１での遅延時間に対して電圧レベル切り替えの遷移時間に応じた早いタイミングで制御信号を立ち上げ、立ち下げの場合には遅延時間のタイミングで立ち下げる電源回路としている。 （もっと読む）

【課題】ＳＯＩ基板にＬＮＡ回路を形成した場合や、バルクＣＭＯＳプロセスを用いてＬＮＡ回路を形成した場合に、ＮＦの劣化の回避と高い線形性の達成とを実現することが可能なＣＭＯＳ集積回路を提供する。
【解決手段】ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に形成し、ボディ電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、ＣＭＯＳ集積回路が提供される。かかるＣＭＯＳ集積回路を用いることで、ＮＦの劣化の回避と高い線形性の達成とを実現することが可能となる。 （もっと読む）

【課題】Ｄ級増幅回路において、確実に電源パンピングの影響をキャンセルする。
【解決手段】第１スイッチ６１がオン、第２スイッチ６３がオフの時に、電源電圧ＶＤＤと接地間の電流をコンデンサ６２に充電させ、第１スイッチ６１がオフ、第２スイッチ６３がオンの時に、コンデンサ６２の電圧と基準電圧Ｖｒとをコンパレータ６４により比較する。コンパレータ６４の出力をパワーリミット回路３０に入力し、コンデンサ６２の電圧が基準電圧Ｖｒを超える場合には、ＰＷＭ変調回路２０からの出力信号のパルス幅を制限する。 （もっと読む）

【課題】入力トランジスタの構造を櫛形構造にしてゲート抵抗を抑えつつ、ＮＦの増大を防ぐことが可能なＣＭＯＳ集積回路を提供する。
【解決手段】トランジスタは、ゲート配線から櫛歯状に延びて形成され、信号入力端子からの入力信号が供給されるゲート電極と、ゲート配線に対向した位置に形成されるソース配線から、ゲート電極の櫛歯の間に１つ起きに櫛歯状に延びて形成される、接地端子に接続されたソース電極と、ゲート配線に対向した位置に形成されるドレイン配線から、ゲート電極の櫛歯の間のソース電極が存在しない箇所に櫛歯状に延びて形成される、電源端子に接続されたドレイン電極と、を備え、ゲート電極と、ソース電極またはドレイン電極とは、重なり合う領域が存在しないことを特徴とする、ＣＭＯＳ集積回路が提供される。 （もっと読む）

【課題】複数のスイッチング素子にて増幅したＰＷＭ信号を低損失で合成し、変調信号を復調することが可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供する。
【解決手段】本発明の一実施形態のスイッチング回路３３は、Ｎ個（Ｎは２以上の整数）のトランジスタＭ１〜Ｍｎのスイッチングを制御するための各制御端子をＮ−１個のコイルＬ１を介して縦続接続する接続回路と、一端が直流電源に電気的に接続されるコイルＬ２の他端及びトランジスタＭ１〜Ｍｎの各一端の間に各別に接続されたコイルＬ３とを備え、接続回路の入力端子に入力されるＰＷＭ信号にて、スイッチング素子Ｍ１〜Ｍｎを順次スイッチングさせるようにしてある。また、スイッチング回路３３は、コイルＬ２の一端側又は他端側に縦続接続されるように挿入されたトランジスタＭ０を更に備える。 （もっと読む）

【課題】 携帯電話をはじめとする移動体通信用高周波電力増幅器などの増幅器において、受信帯雑音特性が良好で小型な増幅器を提供する。
【解決手段】 第一の周波数を中心周波数とする信号を増幅する増幅素子と、前記増幅素子の前段または後段に接続される整合回路と、前記増幅素子と前記整合回路の間に接続され、前記第一の周波数とは異なる第二の周波数を中心周波数とする信号を減衰させるフィルタ回路と、を備えたことを特徴とする。 （もっと読む）

【課題】ＮＦを増大させること無く、ＣＭＯＳ ＬＮＡ回路の非動作時に、ＣＭＯＳ ＬＮＡ回路に電流を流さないような構成とすることが可能な、増幅回路を提供する。
【解決手段】ゲート電極に、受信された無線信号を入力する信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された入力トランジスタと、信号入力端子と入力トランジスタのゲート電極との間に設けられる第１スイッチと、電源端子と入力トランジスタのドレイン電極との間に設けられる第２スイッチと、を備え、入力トランジスタのゲート電極には所定のバイアス電圧が印加され、無線信号の受信時には、第１スイッチと第２スイッチとを同時にオンにして、無線信号の送信時には、所定のバイアス電圧を入力トランジスタのゲート電極に印加したまま、第１スイッチと第２スイッチとを同時にオフにすることを特徴とする、増幅回路が提供される。 （もっと読む）

【課題】素子ばらつきや周波数特性に対して鈍感であり低損失な電力増幅器を得る。
【解決手段】入力端子ＩＮから入力した入力信号を増幅素子Ｔｒ１が増幅する。増幅素子Ｔｒ１の出力信号を増幅素子Ｔｒ２が増幅する。増幅素子Ｔｒ２の出力信号は出力端子ＯＵＴから出力される。増幅素子Ｔｒ２の出力と出力端子ＯＵＴとの間に整合回路Ｍ３が接続されている。増幅素子Ｔｒ１の出力と増幅素子Ｔｒ２の入力との間にスイッチＳＷ１が接続されている。増幅素子Ｔｒ１の出力にスイッチＳＷ２の一端が接続されている。整合回路Ｍ４の一端がスイッチＳＷ２の他端に接続され、整合回路Ｍ４の他端が増幅素子Ｔｒ２の出力に直接に接続されている。 （もっと読む）

【課題】ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限する。
【解決手段】入力トランジスタと、第１端が前記入力トランジスタのゲートに接続され、第２端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする（調整可能な）上限電圧および下限電圧の範囲内に制限する保護回路と、を備える、増幅回路。 （もっと読む）

【課題】低ひずみ、低雑音、且つ小形な送信増幅器を得る。
【解決手段】多段接続した増幅器のうちの少なくとも１段以上に、バイポーラトランジスタ３のコレクタ電極とベース電極との間に接続された抵抗９を備え、出力電源１０からインダクタ８および抵抗９を介してバイポーラトランジスタ３のベース電極に入力バイアスを供給する増幅器を備える。
バイポーラトランジスタ３の動作条件を決める入力バイアスを、抵抗９と出力電源１０とにより決定するので、バイアス回路によるひずみがバイポーラトランジスタ３に重畳されないため、低雑音な送信増幅器を実現することができる。
また、入力バイアスを供給するためだけにインダクタを設ける必要がないため、小形な送信増幅器を実現することができる。 （もっと読む）

【課題】ユニットセルの組み合わせで形成されるすべてのループ発振を抑制することができる高周波増幅器を提供する。
【解決手段】実施の形態に係る高周波増幅器は、入力された信号を分配する分配回路と、分配回路が分配した信号を増幅するＦＥＴセルと、分配回路とＦＥＴセルのゲート端子との間に直列に接続され、キャパシタと抵抗との並列回路から構成される安定化回路と、ＦＥＴセルが増幅した信号を合成する合成回路とを備え、安定化回路をＦＥＴセルごとに配置する。 （もっと読む）

【課題】回路の小型化を図ること。
【解決手段】増幅回路１００は、パッド１１１と、ＴＩＡ１５０と、オンチップインダクタ１３０と、シャント容量１４０と、を１つのチップに備えている。パッド１１１には電流信号が入力される。ＴＩＡ１５０は、入力された電流信号を電圧信号に変換して出力する。オンチップインダクタ１３０は、パッド１１１とＴＩＡ１５０との間に直列に接続されている。シャント容量１４０は、一端がオンチップインダクタ１３０とＴＩＡ１５０との間に接続され、他端がグランドに接続されている。 （もっと読む）

【課題】高調波歪みを容易に低減させることのできるＥ_Ｍ級増幅器を提供する。
【解決手段】本発明にかかるＥ_Ｍ級増幅器は、主回路と、主回路に信号を入力する補助回路と、を有するＥ_Ｍ増幅器であって、主回路は、プッシュプル構造を有することを特徴とする。この場合において、限定されるわけではないが、プッシュプル構造は、第一の主基礎回路と、第一の主基礎回路と同様な構造の第二の主基礎回路と、第一の主基礎回路と第二の主基礎回路に接続される負荷回路と、を有して構成される。 （もっと読む）

【課題】フィードバック制御を行っても、出力電力の低下を抑制できる電力増幅回路を実現する。
【解決手段】電力増幅回路を備える高周波モジュール１０は、高周波電力増幅素子２０、整合回路３０、および駆動電源回路４０を備える。高周波電力増幅素子２０は、高周波増幅回路２１０、方向性結合器２３０を備える。方向性結合器２３０の主線路２３１の第１端は、高周波増幅回路２１０の後段増幅回路２１２の出力端子に接続されている。主線路２３１の第２端は、出力整合回路２４０を介して、高周波電力増幅素子２０の高周波信号出力端子Ｐ_ｏｕｔに接続されている。後段増幅回路２１２の出力端子は、高周波電力増幅素子２０
子２０の第２駆動電源印加端子Ｐ_Ｖ２にも接続されている。高周波信号出力端子Ｐ_ｏｕｔと高周波信号出力端子Ｐ_ｏｕｔとは、接続導体５０で接続されている。 （もっと読む）

【課題】安定動作させながら、ＲＦパルス信号の波形を高速に立ち下げることができるＲＦパルス信号生成用スイッチング回路を提供することにある。
【解決手段】ドレインスイッチング回路２１は、ｎ型からなる第１、第２、第３のＦＥＴ２１１，２１２，２１３を備える。第１、第３のＦＥＴ２１１，２１３のゲートには、制御パルスが印加され、ソースは接地されている。第１のＦＥＴ２１１のドレインは、第２のＦＥＴ２１２のゲートに接続し、第２のＦＥＴ２１２のドレインには、駆動電圧Ｖｄｓが印加される。第２のＦＥＴ２１２のソースと第３のＦＥＴ２１３のドレインは接続され、接続点がパワーＦＥＴ３１のドレインに接続されている。第２のＦＥＴ２１２のゲートソース間には、第２のＦＥＴ２１２がオフ状態からオン状態へ遷移する際のゲート電圧を補償するための電荷を供給するコンデンサ２１５が接続されている。 （もっと読む）

【課題】高周波における入力インピーダンス整合が改善された、広帯域な高速入力インターフェース回路を提供する。
【解決手段】抵抗Ｒ１は、その一端が入力端子ＤＴに接続され、他端がインダクタＬ１を介して第１の電源端子ＶＣＣに接続されている。また、抵抗Ｒ２は、その一端が入力端子ＤＣに接続され、他端がインダクタＬ２を介して電源端子ＶＣＣに接続されている。また、抵抗Ｒ３は、その一端が入力端子ＤＴに接続され、他端がインダクタＬ３を介して第２の電源端子ＶＥＥに接続されている。また、抵抗Ｒ４は、その一端が入力端子ＤＣに接続され、他端がインダクタＬ４を介して電源端子ＶＥＥに接続されている。 （もっと読む）

【課題】回路面積を縮小しつつ、電力効率の向上を図ることが可能な電力増幅回路を提供する。
【解決手段】電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第１の信号入力端子に接続された第１のアンプを備える。電力増幅回路は、入力が第２の信号入力端子に接続された第２のアンプを備える。電力増幅回路は、入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。 （もっと読む）